Segnali analogici : variano in modo continuo nel tempo e possono assumere tutti i valori compresi in un certo intervallo Segnali digitali: possono assumere.

Presentazione sul tema: "Segnali analogici : variano in modo continuo nel tempo e possono assumere tutti i valori compresi in un certo intervallo Segnali digitali: possono assumere."— Transcript della presentazione:

1 Segnali analogici : variano in modo continuo nel tempo e possono assumere tutti i valori compresi in un certo intervallo Segnali digitali: possono assumere valori discreti in istanti di tempo discreti. La discretizzazione del tempo può essere asincrona o sincrona con un clock X(t) t X[n] t +1 +2 -1 -2 In campo digitale le informazioni sono organizzate secondo una struttura “binaria” cioè si utilizzano due soli valori logici “0” e “1”. I due valori logici vengono associati a intervalli di tensione che variano a seconda della tecnologia utilizzata per la costruzione del circuito

2 segnali analogici – segnali digitali
grandezza fisica segnale elettrico trasduttore trattamento del segnale segnale grandezza fisica variabile segnale elettrico analogico andamento della grandezza fisica T andamento della temperatura in funzione del tempo andamento della tensione in funzione del tempo

3 trasmissione a distanza di piccoli segnali  diversi stadi di amplificazione  introduzione del rumore  degradazione del segnale. conversione analogico – digitale riduce la distorsione del segnale. segnale digitale: sequenza di 1 e 0 Esempio di applicazione : Waveform digitizers (digitizzatori di forme d’onda)

4 Caratteristiche dei convertitori 1
Risoluzione espressa in bit. Esempio : un ADC che codifica un ingresso analogico in 256 livelli discreti ha una risoluzione di 8 bit (28 = 256) espressa in Volt. Esempio 1: range compreso tra 0 e 10 volt risoluzione dell'ADC di 12 bit: 212 = 4096 livelli di quantizzazione risoluzione in Volt è 10 V / 4096= V = 2.44 mV Esempio 2: range compreso tra -10 e 10 volt risoluzione dell'ADC di 14 bit: 214 = livelli di quantizzazione 20 V / 16384= V = 1.22 mV

5 Caratteristiche dei convertitori 2
linearità: La maggior parte degli ADC sono lineari,  sono progettati per produrre in uscita un valore funzione lineare del segnale di ingresso. monotonicità : aumentando la tensione di ingresso deve aumentare l’uscita digitale (e viceversa) – se questo non avviene si ha un errore di monotonicità 111 110 101 100 011 010 001 000 0 1/8 2/8 3/8 4/8 5/8 6/8 7/8 ingresso analogico uscita digitale straight line 111 110 101 100 011 010 001 000 0 1/8 2/8 3/8 4/8 5/8 6/8 7/8 ADC non monotono

6 Caratteristiche dei convertitori 3
111 110 101 100 011 010 001 000 offset error +1½ LSB caratteristica ideale 0 1/8 2/8 3/8 4/8 5/8 6/8 7/8 Errori di OFF SET : la tensione di OFFSET è quella misurata quando tutti gli ingressi digitali sono 0 Si misura generalmente in mV, mV o frazione del bit meno significativo. Errori di non linearità: è la differenza tra la variazione di tensione letta in uscita e quella ideale (cioè quella corrispondente alla variazione di 1 LSB (bit meno significativo) Ad es.: un DAC per il quale, al variare di 1 LSB si ottiene una variazione di tensione corrispondente ad 1.5 LSB ha un errore di non linearità pari a mezzo LSB. 111 110 101 100 011 010 001 000 0 1/8 2/8 3/8 4/8 5/8 6/8 7/8 caratteristica ideale a b b - a differential error

7 Un esempio di ADC ADC a contatore
convertitore semplice ed economico, ma lento si usano : un contatore, un DAC ed un comparatore il contatore genera una sequenza di numeri binari partendo da zero fino al max valore che il numero di bit consente. ciascun numero viene convertito dal DAC in segnale analogico che viene inviato al comparatore e confrontato con il segnale. l’uscita dal comparatore è positiva fin quando il segnale da convertire è maggiore del segnale in uscita dal DAC. quando il comparatore dà un segnale negativo, il contatore viene bloccato e il numero letto all’uscita del contatore è una stima approx per eccesso del segnale in esame. sono necessari fino a 2N confronti errore di quantizzazione: metà del bit meno significativo es.: ADC a 4 bit, con una risoluzione di 1 bit/100 mV,  errore = ± 50 mV

8 ADC ad approssimazioni successive
consente di ridurre drasticamente il numero di confronti e quindi di velocizzare l’operazione procedura generale per trasformare un numero decimale compreso tra 0 e 15, in binario, per esempio k = 8.5. dividiamo in due l’intervallo tra 0 e 15. A quale intervallo appartiene il numero? Se 0 ≤ k < 8  bit 3 = 0; se 8 ≤ k <16  bit 3 = 1 nel nostro caso dividiamo ancora in due l’intervallo 8-16. Se 8 ≤ k <12  bit 2 = 0; se 12 ≤ k <16 bit 2 = 1. dividiamo in due l’intervallo 8 -12 Se 8 ≤ k <10  bit 1 = 0; se 10 ≤ k <12 bit 1 = 1. dividiamo in due l’intervallo 8 -10 Se 8 ≤ k <9  bit 0 = 0; se 9 ≤ k <10 bit 0 = 0. Sono stati necessari solamente 4 confronti

9 Lo stesso procedimento viene usato per la conversione di un segnale di tensione
si fa il controllo bit per bit. si pone A3 = 1 (MSB)  Vb = output da DAC = 810 = 10002 si confronta Vb con Va (=8.5 V). Se Va ≥ Vb la logica di controllo lascia il bit A3 a 1, altrimenti lo pone =0 Impulso successivo del contatore ad anello pone A2 =1  Vb= 12V Poiché Va ≤ Vb la logica di controllo pone A2 = 0 e A1 =1  Vb= 10V Va ≤ Vb  la logica di controllo pone A1 = 0 e A0 =1  Vb= 9V A questo punto Vb > Va  A0 =0 la conversione è finita con appena 4 confronti (precisione di 1/2 bit) Va ≥ Vb  uscita del comparatore alta bit successivo =1

10 ADC flash si confronta la tensione in esame con un numero finito di livelli di tensione predeterminati. confronto contemporaneo  ADC molto veloce si determina quale sia l’intervallo, delimitato da due tensioni di soglia adiacenti che contiene il valore della tensione di ingresso. le uscite dei comparatori hanno un livello basso ( 0) se la soglia è superiore alla tensione di ingresso, hanno un livello alto (1) se la soglia è inferiore hardware complesso: 2N-1 comparatori, per N bit logica di controllo e codificatore

11 Convertitori Digitale - Analogico
immaginiamo di voler convertire un’informazione binaria (uscita di un circuito digitale, per es. N Flip-Flop) in una tensione (segnale analogico) Vout V è un coefficiente di proporzionalità legato al range di tensioni che vogliamo in uscita e i coefficienti ai valgono 0 o 1 (uscita bassa o alta del FF) circuito sommatore Ro = R e R1 =R/2  Vout = -(Vo+2V1) se Vo e V1 sono le uscite di un registro a 2 bit Vi = 0  livello basso  numero binario 0 Vi = 1  livello alto  numero binario 1 abbiamo costruito un convertitore D/A a 2 bit Vo = 1, V1 = 0  Vout =-1; Vo = 0, V1 = 1  Vout = -2 ecc.

12 Convertitore D/A a resistenze pesate
Si può estendere il discorso ad un numero maggiore di bit quando il coefficiente ai = 0, l’interruttore Si è collegato a massa Convertitore D/A a resistenze pesate

13 AO Supponiamo di lavorare in logica negativa, cioè il valore
alto (1) è associato ad una tensione pari a 0V e il valore basso (0) è associato ad una tesnsione pari a -10 V AO INPUT ai MOSFET da un registro che immagazzina l’informazione digitalizzata, es. un FLIP FLOP, se in ingresso ho 1 avrò Q=1 e così il MOSFET Q1 sarà abilitato e il Q2 interdetto e la resistenza R1 sarà collegata a VR, il contrario avverrà se in ingresso al FF ho 0, cioè avremo la resistenza R1 collegata a terra

14 DIFETTI: stabilità ed accuratezza dipendono dalle resistenze e alla dipendenza dei componenti dalla temperatura ampio range di resistenze: per es. DAC a 10 bit con R = 10 kW  2N-1 R = 29 R = 5.12 MW. Difficile gestire accuratezza. R ha un peso 29 volte più importante della resistenza più grande (29 R) quindi, se la tolleranza su quest’ultima è il 10%, la tolleranza su quella da 10 kW dovrà essere 29 volte più piccola, cioè 0.02% !!!

15 si usano solo resistenze R e 2R
DAC a ladder si usano solo resistenze R e 2R ciascun nodo vede una resistenza 2R in qualunque direzione nodo 3: destra  2R complessivamente la basso  2R resistenza vista da 3 in basso e a destra è R nodo 2: destra  R in serie con la resistenza vista da 3  2R si può estendere a tutti i nodi

16 Immaginiamo tutti gli interruttori a terra a parte uno solo, collegato a VR.
La tensione nel nodo corrispondente sarà data da VR meno la caduta di potenziale ai capi di 2R Vi =VR – 2R I = VR – 2R VR/3R = VR/3 in conclusione, qualunque nodo il cui interruttore sia chiuso su VR si troverà ad un potenziale VR/3. I=VR/3R

17 Immaginiamo una configurazione in cui tutti i nodi sono a terra a parte il nodo 3.
Vi =V3 = VR/3 = V+ = V- (sfruttiamo il principio del corto circuito virtuale all’ingresso dell’operazionale). poiché in R1 ed R2 scorre la stessa corrente avremo: (Vo – VR/3) 1/R2 = VR/3R1  Vo = VR/3 (R1+R2)/R1 = Se l’unico nodo non a terra fosse il 2, la tensione al terminale non invertente sarebbe la metà di quella calcolata precedentemente: Vo = ½ VR/3 (R1+R2)/R1 = ½ e così via, muovendosi verso sinistra, avremmo una tensione pari a metà di quella precedente. Per il principio di sovrapposizione possiamo scrivere, nel caso generale:

18 A meno di un fattore moltiplicativo, questa è la rappresentazione analogica del
numero binario a3 a2 a1 a0 DIFETTO : ritardo nella propagazione del segnale associato alla chiusura degli interruttori  per un breve intervallo di tempo variabilità di valori per ovviare a questo inconveniente si può usare una configurazione diversa in cui gli interruttori sono tutti collegati direttamente all’ingresso dell’operazionale il funzionamento è analogo a quello descritto prima, ma non esiste più il problema dei ritardi.

19 ORGANIZZAZIONE LOGICA DI UN ESPERIMENTO
1 FENOMENO FISICO 2 IPOTESI DI LEGGE FISICA 3 PROGETTAZIONE DI UNA MISURA SPERIMENTALE 4 INDIVIDUAZIONE DEGLI STRUMENTI PIU’ ADATTI 5 COSTRUZIONE DELL’APPARATO 6 RACCOLTA DEI DATI 7 ELABORAZIONE DEI DATI SPERIMENTALI E VERIFICA CRITICA DELL’IPOTESI FISICA

20 SISTEMA DI ACQUISIZIONE DATI
TRASDUTTORI Trasformano una grandezza fisica in un’altra  generalmente un segnale elettrico (facilmente trattabile da parte di un sistema automatico) Trasduttori On-Off Trasduttori “CONTINUI” Identificazione di eventi aleatori che possono avere 2 soli stati  vero / falso Monitoraggio di una grandezza analogica (pressione, ..) variabile in modo continuo in ampiezza e nel tempo

21 Sistema di acquisizione dati trasduttori on-off
Il trasduttore on-off è un elemento che trasforma una determinata grandezza fisica in una informazione di tipo binario (1-0, si-no, aperto-chiuso) “1” se è accaduto l’evento EVENTO TRASDUTTORE ON-OFF “0” se non è accaduto l’evento

22 Sistema di acquisizione dati trasduttori on-off
L’interruttore è un esempio di dispositivo che può svolgere il ruolo di trasduttore on-off (0 VOLT) “0” +5V R (5 VOLT) “1” +5V R

23 SISTEMA DI ACQUISIZIONE DATI METODO “TRADIZIONALE” E METODO ON-LINE
SCALA GRADUATA TRASDUTTORE “CONTINUO” INPUT FISICO: FORZA, PRESSIONE, TEMPERATURA, ETC a) TRASDUTTORE PER MISURA “TRADIZIONALE” per esempio: un dinamometro a molla TRASDUTTORE “CONTINUO” INPUT FISICO: FORZA, PRESSIONE, TEMPERATURA, ETC OUTPUT ELETTRICO SISTEMA DI ACQUISIZIONE DATI (DAS ) ALIMENTAZIONE ELETTRICA b) TRASDUTTORE PER MISURA ON LINE per esempio: una termocoppia

24 In generale, l’uscita di un trasduttore “continuo” è un segnale di tipo analogico, per esempio una differenza di potenziale variabile nel tempo. Come trasformare questo segnale analogico in un segnale numerico, cioè in una sequenza di bit? X(t) X(n Tc) dove Tc è l’intervallo di tempo tra un campionamento e l’altro E’ necessario un passo intermedio prima di arrivare al vero e proprio circuito di conversione analogico – digitale CAMPIONAMENTO

25 Il clock scandisce l’operazione di campionamento: ad ogni impulso di clock
viene prelevata l’ampiezza “istantanea” del segnale in esame. Ad intervalli di tempo regolari il segnale analogico viene immagazzinato in una memoria analogica. funzione d’onda impulsi di clock risultato del campionamento Il risultato è ancora analogico, cioè in uscita abbiamo una serie di numeri reali che rappresentano il valore del segnale nei diversi istanti di tempo.

26 Esempio di circuito S&H (il più elementare) :
Circuito di Sample and Hold (S&H) = è un circuito che campiona (SAMPLE) il segnale analogico all’istante voluto e ne trattiene (HOLD) il valore mentre il circuito successivo (ADC) lo legge e lo converte in una sequenza di bit (numero). Può essere definito una interfaccia tra un segnale analogico rapidamente variabile e un dispositivo successivo, in genere un ADC. [ …] Esempio di circuito S&H (il più elementare) : chiusura dell’interruttore S ad un certo istante condensatore C in carica fino a Vi apertura di S lettura del segnale Vo

27 Circuito S&H in cui l’interruttore è realizzato con un FET.
schema logico Amplificatori operazionali in configurazione di “inseguitori di tensione”  guadagno=1 vin: il segnale da campionare vout: il segnale campionato valore alto TH quasi infinito Rin2 vs: il segnale impulsivo di controllo che comanda l'apertura e la chiusura dell'interruttore S. Rout1+ Rint valore basso TS piccolo S chiuso  C si carica alla tensione di ingresso vin  sample (condensatore cattura vin. ) in un tempo breve S aperto  il condensatore “mantiene” vin. hold (mantenimento) il tempo di scarica del condensatore è praticamente infinito sample: La costante di tempo associata al condensatore in questa fase è determinata dalla serie della resistenza di uscita Rout1 del buffer A1 e della resistenza roff dell'interruttore chiuso. La resistenza d’ingresso del buffer A2 è molto elevata e quindi equiparabile ad un circuito aperto. Quando S è chiuso il condensatore C (chiamato condensatore di hold) si porta alla tensione di ingresso vin. Questa fase viene chiamata fase di sample (campionamento) perché il condensatore cattura un valore dell'ingresso vin. La costante di tempo associata al condensatore in questa fase è determinata dalla serie della resistenza di uscita Rout1 del buffer A1 e della resistenza roff dell'interruttore chiuso. La resistenza d’ingresso del buffer A2 è molto elevata e quindi equiparabile ad un circuito aperto. Pertanto t s = (Rout1+roff)C. Poiché Rout1 e roff sono di valore molto basso, il tempo necessario al condensatore per agganciare l'ingresso vin è altrettanto contenuto. hold :Quando S è aperto il condensatore cattura e mantiene il valore assunto da vin nell'istante di apertura di S. Questa fase viene chiamata fase di hold (mantenimento) perché la tensione sul condensatore rimane costante al valore catturato di vin. Ciò è possibile in quanto, durante questa fase, la costante di tempo associata al condensatore assume un valore molto elevato e il condensatore in pratica non può scaricarsi. La costante di tempo, intatti. è determinata dalla serie di Rout1 con roff cioè la resistenza dell'interruttore aperto, in parallelo con la resistenza di ingresso Rin2 del buffer A2. Pertanto t H= [(Rout1 + roff)// Rin2]C. Poiché sia Rin2sia (Rout1 + roff) » roff sono di valore estremamente elevato, la tensione su C decade in un tempo praticamente infinito, cioè resta praticamente costante. Circuito S&H in cui l’interruttore è realizzato con un FET.

28 SCHEMA ELETTRICO DEL SAMPLE AND HOLD
Sistema di acquisizione dati il circuito di Sample and Hold S/H INGRESSO DI CONTROLLO A/D INPUT OUTPUT Tempo di conversione non nullo Tc SCHEMA ELETTRICO DEL SAMPLE AND HOLD V t Vo= Vi Vi Vo TS TH TS TH TS TH TS TC TC TC TC

29 forma d’onda ricostruita
E’ necessario l’uso di un circuito S&H per dare tempo all’ADC di effettuare la conversione. Dal tempo di conversione si ricava il limite superiore alla frequenza di campionamento. E’ possibile inviare la successione di bit ottenuta dall’ADC ad un ricevitore che provvede poi, tramite un convertitore D/A, a riprodurre l’informazione analogica originale. codifica binaria ADC [ …] DAC forma d’onda ricostruita S & H forma d’onda originale campionamento

30 MA Siamo sicuri di ricostruire fedelmente la forma d’onda di partenza?
In particolare, ci sono ambiguità dovute al campionamento del segnale? Quale deve essere l’intervallo tra due campionamenti successivi per avere la certezza di ricostruire fedelmente e univocamente la forma d’onda? TEOREMA DEL CAMPIONAMENTO (Nyquist, 1928; Shannon, 1949) per evitare ambiguità nel campionamento (aliasing), la frequenza di campionamento deve essere almeno il doppio della frequenza massima presente nel segnale. uso di filtri (anti-alias) prima del circuito di campionamento, per eliminare frequenze troppo alte Esempio per costruire un "cd" il segnale audio analogico viene prima digitalizzato ad una frequenza di 44.1KHz, dato che la larghezza di banda delle frequenze udibili è di 22KHz

31 due segnali sinusoidali : n1 = 2 sin (103 p t) n2 = -2 sin (7
due segnali sinusoidali : n1 = 2 sin (103 p t) n2 = -2 sin (7 * 103 p t) le cui frequenze sono: n1 = 0.5 kHz e n2 = 3.5 kHz. Se campioniamo alla frequenza di 4 kHz (ogni 0.25ms) – punti neri – le due curve hanno in quegli istanti gli stessi valori  ambiguità Campionando a 8kHz (ogni 0.125ms) l’ambiguità sparisce – punti blu