Mu2e Waveform Digitizer Review Franco Spinella – Luca Morescalchi 25/6/2015.

Presentazione sul tema: "Mu2e Waveform Digitizer Review Franco Spinella – Luca Morescalchi 25/6/2015."— Transcript della presentazione:

1 Mu2e Waveform Digitizer Review Franco Spinella – Luca Morescalchi 25/6/2015

2 Mu2e Attivita’ sul WD 2015 - 2016 25/06/2015F.Spinella2 - Attivita’ nella prima meta’ del 2015 Attivita’ prevista nella seconda meta’ Attivita’ nel 2016

3 Mu2e Attivita’ sul WD 1-> 6 / 2015 16/4/15F.Spinella3 - 1.Acquisto scheda di sviluppo FPGA SM2 1.Acquisito esperienza sull’utilizzo della famiglia SM2 2.Acquisito esperienza sul software Libero 2015  BTW: licenza scade ~ gennaio -> acquisto di altra demo board (1200 Euro) 2. Scelta componenti critici 1.FPGA scelta forzata SM2, SM150 2.ADC: scelta difficile -> grande variabilita’ di costo, di gestione, di prestazioni (SNR,linearita’, banda, …) … valutati ~ tutti quelli adatti (bit, Fsample) - > ADS4229 (12 bit, 250 MHz, 2 canali), da validare col front-end 3.DCDC: scelta pure complicata (B,n,HR,low noise, …) -> LTM8033, validato per n, da validare per B (10/7/2015 a Lasa (tranquillo Stefano … non e’ in Tibet), bassa efficienza da capire se e’ stata ben misurata 3.Sviluppo scheda validazione singolo ADC connesso a demo board SM2 (da completare)

4 Mu2e ADC (1) (L. Morescalchi) 16/4/15F.Spinella4 - Il modello scelto e’ compatibile con SM2 ? 1)Segnali DDR 2)Segnali LVDS 3)Fsample alta -> 500 MHz clock (dettagli tralasciati …) 1) + 2) OK 3) ~ OK (stima statica, manca simulazione timing)

5 Mu2e ADC(2) 16/4/15F.Spinella5 Quanti canali per scheda ? x8 = 16 channels/board (104 I/O pairs) Interface module for 1 ADC SM2 150 ha 191 I/O pairs … OK Logica da valutare …

6 Mu2e DCDC, test su n 16/4/15F.Spinella6 Flussi di n su Ecal: 1.8x10E10 Test ok (~ 60 ye/eq)

7 Mu2e WD pre-prototipo 1 ADC (2 canali) come mezzanino della demo board SM2 Disegno ~ OK (manca sezione analogica e PCB) 16/4/15F.Spinella7 ADC

8 Mu2e Attivita’ II semestre 2015 e 2016 (1) - SUL MEZZANINO: - Terminare mezzanino pre-prototipo, produzione -Scrittura firmware di lettura adc, caratterizzazione ADC -Interfacciamento a 2 canali di FE e lettura su PC tramite fibra (vhdl gia’ fornito dal tracker per la parte fibra sul WD, vhdl + software C da fnal per la parte server, da modificare) 16/4/15F.Spinella8 - CI SERVE: - FE,HV,cristallo + fotosensore - Scheda xilinx + mezzanino ottico + forse server per DAQ

9 Mu2e Attivita’ II semestre 2015 e 2016 (2) - QUALIFICA COMPONENTI: - Test con una sorgente di n collimata per verificare le singole funzionalita’ (ADC,FPGA … ) 16/4/15F.Spinella9 - CI SERVE: - Test board con i singoli componenti e sistema di lettura (da capire)

10 Mu2e Attivita’ II semestre 2015 e 2016 (3) - STAZIONE DI TEST: - Scheda switch dei sensori 16/4/15F.Spinella10 - CI SERVE: - Sviluppo scheda relay

11 Mu2e Attivita’ II semestre 2015 e 2016 (4) - PRIMO PROTOTIPO WD: 16/4/15F.Spinella11 - CI SERVE: - disegno board - PCB (ditta, in parte gia’ impegnato) - firmware (almeno una qualche parte minimale) - Produzione primo prototipo e test -Produzione secondo prototipo e test -Pre-produzione di 6 schede per TB