Mu2e Waveform Digitizer Review Franco Spinella Luca Morescalchi WD L3 Manager.

Presentazione sul tema: "Mu2e Waveform Digitizer Review Franco Spinella Luca Morescalchi WD L3 Manager."— Transcript della presentazione:

1 Mu2e Waveform Digitizer Review Franco Spinella Luca Morescalchi WD L3 Manager

2 Mu2e Mu2e DAQ system 18/9/15F.Spinella2 - architecture supports both streaming (Tracker, Calorimeter) and triggered readout - DAQ Servers handle data readout, event building and processing - bidirectional front-end interface for fast control and readout - large front-end buffers for uniform data transfer WD

3 Mu2e Waveform Digitizer 18/9/15F.Spinella3 ADC FE FPGA FIBER

4 Mu2e Calorimetro: banda 18/9/15F.Spinella4 Alcuni dati (dal TDR): 1860 cristalli, 3720 canali (APD, SiPM, …) da digitalizzare impulsi 50 ns, 200 mV -> ADC sampling 250 MHz 12 bit. –10 samples per impulso, 20 con safety margin 2 dopo zero-suppression –Occupazione media dopo zero-suppression 20% -> 40 Khz rate 3720 (chan.) x 12 (bits) x 20 (samples) x 40,000 (hits/s), corresponding to 35.7 Gbps + header + slow control (10 %) -> 40 Gbps 22 links a 2.5 Gbips(3.125 encoded) -> 55 Gbps -> Ok come banda

5 Mu2e Environment Campo magnetico elevato (1T) -> problema per i nuclei magnetici dei DCDC converters Radiazione (non molto elevata ma presente) e alto flusso di neutroni -> necessario selezionare componenti idonei e procedere a campagne di irraggiamento Elettronica in vuoto -> problemi di degassamento, dissipazione del calore ~ solo per conduzione … Manutenzione molto complicata -> il magnete verra’ aperto non piu’ di una volta all’anno 18/9/15F.Spinella5 E’ necessario progettare in “high reliability mode”, con le stesse regole in uso per lo spazio …

6 Mu2e Attivita’ 2015 Scelta e qualifica dei componenti per WD: –DCDC converters –FPGA –ADC Primi studi sul firmware FPGA (valutazione max n. canali/board) Progetto prototipo 1 channel Studi termici 18/9/15F.Spinella6

7 Mu2e DCDC converter – LTM8033 18/9/15F.Spinella7 La board del digitizer del calorimetro di Mu2e riceverà una dose di neutroni integrata di 1.8x10^10 n 1MeV (Si)/yr, una Total Ionizing Dose (TID) di 10 Krad e dovrà operare in un campo magnetico uniforme di 1 T. La comm V ha finanziato uno studio per valutare i DCDC converter commerciali piu’ idonei per gli esperimenti ad LHC Il piu’ adatto all’environment di Mu2e sembra LTM8033 Nessun danneggiamento da radiazioni a 10 Krad Testato a 1 T di B (OK ma calo di efficienza del 10 %) Sopravvive a una dose 10E13 n 1Mev eq (ma Vout aumenta del 50 %) Sia i test di irraggiamento che di funzionamento in campo magnetico sono stati ripetuti

8 Mu2e Test di irraggiamento con neutroni – FNG facility 18/9/15F.Spinella8 FNG è un acceleratore lineare (ENEA-Frascati) 1 mA di ioni D+ sono sparati su un bersaglio di T. fino a 10^11 14 MeV neutrons/s. Sorgente isotropa Calibrata al livello del 3% con particelle alpha. D+T  +n

9 Mu2e Test di irraggiamento con neutroni – Il setup sperimentale 18/9/15F.Spinella9 CSLW6B1 sensore lineare di corrente a effetto hall 36 Vdc 1 Ω

10 Mu2e Test di irraggiamento con neutroni – Risultati # 1 (3 yr di Mu2e) 18/9/15F.Spinella10

11 Mu2e Test di irraggiamento con neutroni – Risultati # 2 (50 yr di Mu2e ) 18/9/15F.Spinella11

12 Mu2e Test di funzionamento in campo magnetico – LASA 18/9/15F.Spinella12 z y x Campo magnetico uniforme fino a 1.2 T. Stesso setup del test con i neutroni. Sono state testate diffferenti orientazioni della board rispetto alle line di campo.

13 Mu2e Test di funzionamento in campo magnetico – Risultati 18/9/15F.Spinella13 Perdita di efficienza del 10% al punto di lavoro Non ci sono differenze significative fra le diverse orientazioni ??

14 Mu2e FPGA 1 18/9/15F.Spinella14 Famiglia “quasi” obbligata: Microsemi SmartFusion II Flash based SEU free 0 FIT Very low power

15 Mu2e FPGA 2 18/9/15F.Spinella15 Quanti ADC supporta una singola M2S150 (= board) ? E’ possibile interfacciare ADC a 250 MHz (500 MHz DDR) ? Dissipazione termica ? E’ necessario scrivere/simulare il firmware (base)

16 Mu2e FPGA 3: firmware first try (schematics) 18/9/15F.Spinella16 x8 >= 16 channels/board (104 I/O pairs su 191) Interface module for 1 ADC

17 Mu2e FPGA 4: firmware VHDL 18/9/15F.Spinella17 ADC_NUM = 20 -> OK per I/O Work in progress …

18 Mu2e FPGA 5: potenza dissipata 18/9/15F.Spinella18 Early power estimator: 3W ( abbiamo usato 5W per le stime termiche)

19 Mu2e ADC 1 18/9/15F.Spinella19 Parametri: Fsample,Nbit,S/R, extremely low power Compatibilita’ con FPGA Costo Resistenza alla radiazione

20 Mu2e ADC 2 18/9/15F.Spinella20 200 – 250 MHz, 12 bit Illinois nel pre-prototipo utilizza ADS58C48 ma: Non compatibile con SM2 Costo $$$ Valutati molti -> ADS4229 dual channel Compatibile SM2 0.5 W (2 canali) Costo moderato (60 $ qty) SNR 70 dB Radiation hard ? Irraggiato con n spento, da verificare …

21 Mu2e Prototipo 1 canale + demo bard 18/9/15F.Spinella21 Mezzanino per demo board con 1 ADC, 1 DCDC, … per validare ADC e compatibilita’ con FE Progetto pronto, realizzazione dopo avanzamento firmware ADC

22 Mu2e Termica WD 18/9/15F.Spinella22 F. Raffaelli & D. Pasciuto stanno lavorando sul problema Dati: 5W FPGA, 0.5 W x 8 ADC, 3W x 2 DCDC (Tot 15 W -> Sim 25 W) Cardlocks + piastra termica Work in progress …

23 Mu2e Attivita’ prevista fino a giugno 2016 18/9/15F.Spinella23 Terminare versione base del firmware (ADC -> FPGA -> FIBER) Confermare Nchan/ board Confermare stime potenza Costruire prototipo 1-channel e test con FE + cristallo + sensore Test radiazione di ADC + … Progetto e realizzazione versione 0 del prototipo a 16 … 24 canali Test radiazione del prototipo