Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.

Presentazione sul tema: "Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale."— Transcript della presentazione:

1 Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale d’uscita Z può modificare il suo valore solo quando si verifica o un fronte di salita di X1 o un fronte di salita di X2: nel primo caso si deve avere Z=1, nel secondo Z=0.

2 X1 X2 00 01 11 10 A E - B H C D F G BD ---- A C CF ---- B 1 D ---- CF
Si tratta di una rete di tipo Moore in quanto l’uscita dipende unicamente dagli stati. Di seguito sono riportate la tabella degli stati e la tabella triangolare. X1 X2 00 01 11 10 A E - B H C D F G BD ---- A C CF ---- B 1 D ---- CF C E CF D F E G ---- GE F H GE G 1 A C D E F G H 1 α: [AE] β: [BH] δ: [FG] γ: [CD]

3 Tabella delle transizioni ridotta.
X1 X2 X1 X2 Tabella delle transizioni ridotta. 00 01 11 10 α δ β γ 00 01 11 10 Y1 Y2 α α: 00 Β 1 γ: 01 γ Β: 11 δ 1 δ: 10 Si può vedere che ci sono delle corse critiche causate dalle transizioni indicate dalle frecce rosse. Nel caso in cui ci trovassimo nello stato 11 stabile per ingressi 00 e si presentasse l’ingresso X1=0 e X2=1, ci dovremmo portare allo stato 00. Si possono quindi presentare 2 casi: se cambia prima Y1 la rete si porta nello stato 00 (stabile con configurazioni d’ingresso 01) passando per lo stato 01 (freccia verde). Se cambia prima Y2 si arriva allo stato 10(freccia gialla tratteggiata), stabile con quelle configurazioni d’ingresso! Discorso analogo si può fare con la seconda corsa critica.

4 TABELLA DELLE TRANSIZIONI
Al fine di eliminare le corse è opportuno aggiungere un’ulteriore variabile di stato (codifica ridondante) e ricodificare gli stati. TABELLA DELLE TRANSIZIONI X1 X2 00 01 11 10 000 010 001 101 -- 011 100 Y3 Y2 Y1 α: 000 β: 001 1 011 - δ : 010 1 γ : 100 101 - 111 - 110 -

5 MAPPE DI KARNAUGH E SINTESI
X1 X2 X1 X2 00 01 11 10 000 010 001 101 -- 011 Y2 Y1 00 01 11 10 000 100 -- Y2 Y1 α 00 γ 00 β 01 01 11 11 δ 10 10 y3=0 y3=1 USCITA: Y2 Y1 Z = Y1 + Y2 Y3 00 01 11 10 1 - Y1 = X1!X2!Y3 + X1Y1!Y3 + !X2Y1 + !X2Y2 Y2 = Y2!Y1 + X1X2!Y1!Y3 1 Y3 = X1X2Y1 + X1Y3

6 SCHEMATICO

7 TESTBENCH 1/3

8 TESTBENCH 2/3

9 TESTBENCH 3/3

10 SIMULAZIONE BEHAVIOURAL
Nella simulazione behavioural, come si può notare dalle zone evidenziate, le variabili di stato cambiano contemporaneamente senza passare per stati temporanei poiché in questo tipo di simulazione non si tiene conto che le variabili di stato di fatto commutano in istanti diversi, anche se molto brevi. Inoltre l’uscita cambia istantaneamente in quanto non viene considerato il ritardo causato dalla complessità della rete e dalla tecnologia del dispositivo.

11 SIMULAZIONE POST-ROUTE 1/2
Poiché questa simulazione è di tipo post-route, vengono considerati i ritardi sulle uscite causati dalla complessità della rete e dalla tecnologia del tipo di FPGA scelto. Il ritardo è di circa 10 ns.

12 SIMULAZIONE POST-ROUTE 2/2
*in questo caso inizialmente la rete si trova nello stato y3=0 y2=0 y1=1 stabile per configurazioni d’ingresso X1=1 e X2=0. Ad un certo istante X2 commuta quindi la rete, per portarsi allo stato y3=1 y2=0 y1=0, passa per un tempuscolo attraverso lo stato temporaneo, y3=1 Y2=0 y1=1. Ora le variabili di stato non cambiano contemporaneamente, ma passano per stati temporanei.