La presentazione è in caricamento. Aspetta per favore

La presentazione è in caricamento. Aspetta per favore

ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 14 Contatori mediante sommatoriContatori mediante sommatori Ring CountersRing Counters Modelli di reti.

Presentazioni simili


Presentazione sul tema: "ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 14 Contatori mediante sommatoriContatori mediante sommatori Ring CountersRing Counters Modelli di reti."— Transcript della presentazione:

1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 14 Contatori mediante sommatoriContatori mediante sommatori Ring CountersRing Counters Modelli di reti sequenzialiModelli di reti sequenziali Descrizione di reti sequenzialiDescrizione di reti sequenziali Tabella delle transizioniTabella delle transizioni Tecnica di sintesi 1Tecnica di sintesi 1 14.1A.S.E.

2 Richiami RegistriRegistri ContatoriContatori 14.2A.S.E.

3 Contatore mediante sommatore Architettura baseArchitettura base  0, 1 Ck 14.3A.S.E.

4 Contatore mediante sommatore Uso del Full AdderUso del Full Adder FA 0 1 000 14.4A.S.E.

5 Contatore mediante sommatore Uso dell’ half adderUso dell’ half adder HA 1 14.5A.S.E.

6 Ring Counter modulo 4 14.6A.S.E.

7 Twisted-Ring Counter modulo 8 Johnson Counter 14.7A.S.E.

8 Decodificatore 14.8A.S.E.

9 Jhonson Counter modulo 7 14.9A.S.E.

10 Osservazioni I contatori mostrati non richiedono “grossi” decodificatoriI contatori mostrati non richiedono “grossi” decodificatori È sotto utilizzato il numero dei Flip-FlopÈ sotto utilizzato il numero dei Flip-Flop max 2n stati contro i 2 n possibilimax 2n stati contro i 2 n possibili Possibilità di errore irrimediabilePossibilità di errore irrimediabile –Per esempio, nel contatore modulo 4, se accidentalmente si genera una sequenza con due “1” non si torna più a quella originaria 14.10A.S.E.

11 Modello 1 di rete sequenziale R R’ X1X1 XnXn z1z1 zmzm s1s1 sksk s’ 1 s’ k tt La rete R’ è priva di anelli, ovvero è una rete combinatoria 14.11A.S.E.

12 Macchina di MEALY 1 Le uscite sono funzioni delle variabili di stato e degli ingressiLe uscite sono funzioni delle variabili di stato e degli ingressi R R’ X1X1 XnXn z1z1 s p1 s Pk s n1 s nk a1a1 anan a n+1 a n+k z1z1 zmzm z m+1 z m+k zmzm Memoria 14.12A.S.E.

13 Macchina di MOORE 1 Le variabili d’uscita, in un determinato istante, sono funzione del sole variabili di statoLe variabili d’uscita, in un determinato istante, sono funzione del sole variabili di stato R CN 1 X1X1 XnXn z1z1 zWzW s1s1 sksk s’ k s’ 1 a1a1 anan a n+1 a n+k z1z1 zmzm z m+1 zkzk CN 2 Memoria 14.13A.S.E.

14 Memorizzazione Segnale di CLOCKSegnale di CLOCK La memoria cambia le proprie uscite in corrispondenza del fronte di discesa (salita) del CLOCKLa memoria cambia le proprie uscite in corrispondenza del fronte di discesa (salita) del CLOCK t V 14.14A.S.E.

15 Macchina di MEALY 2 Le uscite sono funzioni delle variabili di stato e degli ingressiLe uscite sono funzioni delle variabili di stato e degli ingressi R R’ X1X1 XnXn z1z1 s p1 s Pk s n1 s nk a1a1 anan a n+1 a n+k z1z1 zmzm z m+1 z m+k zmzm Ck 14.15A.S.E.

16 Macchina di MOORE 2 Le variabili d’uscita, in un determinato istante, sono funzione del sole variabili di statoLe variabili d’uscita, in un determinato istante, sono funzione del sole variabili di stato R CN 1 X1X1 XnXn z1z1 zWzW s1s1 sksk s’ k s’ 1 a1a1 anan a n+1 a n+k z1z1 zmzm z m+1 zkzk CN 2 Ck 14.16A.S.E.

17 Rete sequenziale sincronizzata Per il corretto funzionamento è necessario che siano rispettati i tempi T setup e T hold del registro R R’ X1X1 XnXn z1z1 s p1 s Pk s n1 s nk a1a1 anan a n+1 a n+k z1z1 zmzm z m+1 z m+k zmzm Ck 14.17A.S.E.

18 Temporizzazione Condizioni sugli ingressiCondizioni sugli ingressi Ck X SpSp SnSn Z t Tp Th Tp Th TsTxTcs Tcz 14.18A.S.E.

19 Glossario Th= T hold (tempo di mantenimento dopo il campionamento)Th= T hold (tempo di mantenimento dopo il campionamento) Ts=T setup (tempo di stabilizzazione prima del campionamento)Ts=T setup (tempo di stabilizzazione prima del campionamento) Tp=T propagation (tempo di propagazione del dato nel Flip –Flop D)Tp=T propagation (tempo di propagazione del dato nel Flip –Flop D) Tx=T input (tempo durante il quale gli ingressi possono variare)Tx=T input (tempo durante il quale gli ingressi possono variare) Tcs=T calc-s (Tempo di calcolo delle variabili di stato)Tcs=T calc-s (Tempo di calcolo delle variabili di stato) Tcz=T calc-z (Tempo di calcolo delle variabili d’uscita)Tcz=T calc-z (Tempo di calcolo delle variabili d’uscita) 14.19A.S.E.

20 Osservazioni In questa macchina il tempo di calcolo delle variabili di stato limita pesantemente l’intervallo di tempo durante il quale gli ingressi possono essere instabiliIn questa macchina il tempo di calcolo delle variabili di stato limita pesantemente l’intervallo di tempo durante il quale gli ingressi possono essere instabili Per garantire la sincronizzazione degli ingressi si può mettere una barriera di F-F D (un Registro) subito dopo i terminali d’ingressoPer garantire la sincronizzazione degli ingressi si può mettere una barriera di F-F D (un Registro) subito dopo i terminali d’ingresso 14.20A.S.E.

21 Macchina di MEALY Le uscite sono funzioni delle variabili di stato e degli ingressiLe uscite sono funzioni delle variabili di stato e degli ingressi R R’ X1X1 XnXn z1z1 s p1 s Pk s n1 s nk a1a1 anan a n+1 a n+k z1z1 zmzm z m+1 z m+k zmzm Ck 14.21A.S.E.

22 Problema dell’instabilità Presenza di anelli multipliPresenza di anelli multipli A causa dei ritardi sulle porte le uscite oscillano A causa dei ritardi sulle porte le uscite oscillano R S 0101 QQ CkA 1010 Q 1 1 1 0 0 1 1 0 J* K* 14.22A.S.E.

23 Osservazioni Le uscite sono asincroneLe uscite sono asincrone È pericoloso usare più reti fra loro connesseÈ pericoloso usare più reti fra loro connesse si può ottenere una macchina asincrona “nascosta”si può ottenere una macchina asincrona “nascosta” 14.23A.S.E.

24 Macchina di MOORE Le variabili d’uscita, in un determinato istante, sono funzione del sole variabili di statoLe variabili d’uscita, in un determinato istante, sono funzione del sole variabili di stato R CN 1 X1X1 XnXn z1z1 zWzW s1s1 sksk s’ k s’ 1 a1a1 anan a n+1 a n+k z1z1 zmzm z m+1 zkzk CN 2 Ck 14.24A.S.E.

25 Osservazioni Le uscite sono sincroneLe uscite sono sincrone È possibile usare più reti fra loro connesse senza il pericolo di creare anelli di reazione che possono dare luogo a reti sequenziali asincroneÈ possibile usare più reti fra loro connesse senza il pericolo di creare anelli di reazione che possono dare luogo a reti sequenziali asincrone Le condizioni da rispettare sui vari tempi di assestamento risultano meno stringentiLe condizioni da rispettare sui vari tempi di assestamento risultano meno stringenti Le uscite vengono presentate in ritardo rispetto alla macchina di Mealy (tempo d’attese per la sincronizzazione)Le uscite vengono presentate in ritardo rispetto alla macchina di Mealy (tempo d’attese per la sincronizzazione) 14.25A.S.E.

26 Macchina di Mealy Ritardata Le uscite sono funzioni delle variabili di stato e degli ingressi, ma risultano sincronizzateLe uscite sono funzioni delle variabili di stato e degli ingressi, ma risultano sincronizzate R R’ X1X1 XnXn z1z1 s p1 s Pk s n1 s nk a1a1 anan a n+1 a n+k z1z1 zmzm z m+1 z m+k zmzm Ck 14.26A.S.E.

27 Osservazioni Le uscite sono sincroneLe uscite sono sincrone È possibile usare più reti fra loro connesse senza il pericolo di creare anelli di reazione che possono dare luogo a reti sequenziali asincroneÈ possibile usare più reti fra loro connesse senza il pericolo di creare anelli di reazione che possono dare luogo a reti sequenziali asincrone Le condizioni da rispettare sui vari tempi di assestamento risultano meno stringentiLe condizioni da rispettare sui vari tempi di assestamento risultano meno stringenti La macchina di Mealy ritardata è una macchina di Moore in senso strettoLa macchina di Mealy ritardata è una macchina di Moore in senso stretto Può richiedere meno stati interni della macchina di MoorePuò richiedere meno stati interni della macchina di Moore 14.27A.S.E.

28 Descrizione di reti sequenziali Varie tecniche di rappresentazioneVarie tecniche di rappresentazione –Mediante ASM (diagramma di flusso) Intuitivo, di facile interpretazioneIntuitivo, di facile interpretazione –Mediante Diagramma degli stati (grafo orientato) Molto compatto, evidenzia la memorizzazioneMolto compatto, evidenzia la memorizzazione –Tabella degli stati =>Tabella delle transizioni Molto compatta, può essere utilizzata per la sintesiMolto compatta, può essere utilizzata per la sintesi –Mediante forme d’onda Fornisce indicazione dell’andamento nel tempoFornisce indicazione dell’andamento nel tempo –Mediante linguaggio di programmazione Consente la verifica e sintesi automaticaConsente la verifica e sintesi automatica 14.28A.S.E.

29 Esempio Flio-Flop J-K Master –Slave D Q Ck Ck J Q K R’ 14.29A.S.E.

30 Elementi base del diagramma di flusso (ASM= Algoritmic State Machine) Blocco di StatoBlocco di Stato –AAAEtichetta –nnnnumerazione di stato –X, Y, Z Uscite attive X, Y, Z nnnAAA 14.30A.S.E.

31 Elementi base del diagramma di flusso 2 Blocco DecisionaleBlocco Decisionale –(A+B)CCondizione su gli ingressi –Y (1) (V)Condizione verificata –N (0) (F)Condizione non verificata (A+B)C YN 14.31A.S.E.

32 Elementi base del diagramma di flusso 3 Blocco di UscitaBlocco di Uscita –Utile per le uscite asincrone –X, Y, Z Uscite attive X, Y, Z 14.32A.S.E.

33 Condizioni sul Diagramma di flusso 1 SiNO SiNO X, Y, Z nnnAAA (A+B)C Y N nnnAAA (A+B)C Y N 14.33A.S.E.

34 Condizioni sul Diagramma di flusso 2 SiNO SiNO X, Y, Z mmAR K=0 YN X, W nnAH X, Y, Z mmAR K=0 Y N X, W nnAH 14.34A.S.E.

35 Condizioni sul Diagramma di flusso 3 no no K=0 YN H=0 YN 14.35A.S.E.

36 Diagramma di flusso del Flip – Flop J-K 0A J=0, K=0 Y J=0, K=1 J=1, k=0 Y Y Q 1B J=0, K=0 Y J=1, K=0 J=0, K=1 Y Y JK Q+Q+Q+Q+ 00Q 010 101 11Q D Q Ck Ck J Q K R’ 14.36A.S.E.

37 Diagramma di flusso del Flip – Flop J-K 0A J=1 Y Q 1B K=1 Y JK Q+Q+Q+Q+ 00Q 010 101 11Q D Q Ck Ck J Q K R’ 14.37A.S.E.

38 Grafo Orientato I nodi corrispondono agli statiI nodi corrispondono agli stati –Internamente è indicato il valore dello stato e delle variabili d’uscita –da ogni nodo partano tanti archi quante sono le configurazioni degli ingressi Gli archi orientati corrispondono alle transizioni dovute agli ingressiGli archi orientati corrispondono alle transizioni dovute agli ingressi –Sopra gli archi è riportata la configurazione degli ingressi corrispondente (e delle uscite asincrone) –Le configurazioni degli ingressi che danno luogo a stati non specificati comportano archi interrotti 14.38A.S.E.

39 Grafo del Flip – Flop J-K Gli archi che si richiudono sullo stesso stato da dove partono indicano uno sto stabile di MemorizzazioneGli archi che si richiudono sullo stesso stato da dove partono indicano uno sto stabile di Memorizzazione JK/(Q) Y/Q A/0 B/1 10 01 11 01 JKQ 00Q 010 101 11Q D Q Ck Ck J Q K R’ 00 14.39A.S.E.

40 Grafo del Flip – Flop J-K (no) A B 10/1 01/0 11/0 11/1 01/0 D Q Ck Ck J Q K R’ 00/0 00/1 14.40A.S.E.

41 Forme d’onda Si riportano sia gli ingressi, sia le uscite, che gli stati interneSi riportano sia gli ingressi, sia le uscite, che gli stati interne S R QQ t Y = Q R S Q QQ 14.41A.S.E.

42 Tabella degli stati Tante righe quanti sono gli stati interniTante righe quanti sono gli stati interni Tante colonne quante sono le configurazioni degli ingressiTante colonne quante sono le configurazioni degli ingressi In ogni casella si indica lo stato di “arrivo”In ogni casella si indica lo stato di “arrivo” Lo stato è cerchiato se non cambiaLo stato è cerchiato se non cambia A destra della tabella si può riportare il valore delle usciteA destra della tabella si può riportare il valore delle uscite 00011110Q AAA--B0 BBA--B1 SR YSRQ00Q 010 101 11- R S Q QQ 14.42A.S.E.

43 Tabella delle transizioni Si riportanoSi riportano –Valore degli ingressi –Variabili di stato di partenza (Stato presente) –Variabili di stato di arrivo(Nuovo stato) X1X1X1X1… XnXnXnXn Sp 1 … Sp n Sn 1 …. Sn n 000000010 000001011.................. 000111101 001000111 001001010.................. 111111011 X1X1 XnXn Ck R R’ z1z1 s p1 s Pk s n1 s nk a1a1 anan a n+1 a n+k z1z1 zmzm z m+1 z m+k zmzm Ck 14.43A.S.E.

44 Flip - Flop J – K Tabella delle funzioniSchema logicoTabella delle funzioniSchema logico Q QQQQ CkJKQ 0XXQ 1XXQ XXQ 00Q 010 101 11 QQQQ J Q Ck  Q K 14.44A.S.E.

45 Diagramma di flusso 0 Wa 0,0 Y Y J, K 0,1 Q 1 Wb 0,0 Y Y 1,0 CkJKQ 0XXQ 1XXQ XXQ 00Q 010 101 11 QQQQ 14.45A.S.E.

46 Tabella delle transizioni WpJKWn 0000 0010 0101 0111 1001 1010 1101 1110 0 Wa 0,0 Y Y J, K 0,1 Q 1 Wb 0,0 Y Y 1,0 14.46A.S.E.

47 Individuazioni delle equazioni Costruzione delle Mappe di KarnaughCostruzione delle Mappe di Karnaugh 0,00,11,11,0 00011 11001 J,K Wp WnWpJKWnQ00000 00100 01011 01111 10011 10100 11011 11100 14.47A.S.E.

48 Schema D Q Ck Ck J Q K 14.48A.S.E.

49 Flip - Flop T (TOGLE) Tabella delle funzioni Schema logicoTabella delle funzioni Schema logico CkTQ 0XQ 1XQ XQ 0Q 1 QQQQ T Q Ck 14.49A.S.E.

50 Diagramma di flusso 0 Wa 0 Y T Q 1 Wb 0 Y 14.50A.S.E.

51 Tabella delle transizioni TWpWn 000 011 101 110 0 Wa 0 Y T Q 1 Wb 0 Y 14.51A.S.E.

52 Individuazioni delle equazioni Costruzione delle Mappe di KarnaughCostruzione delle Mappe di Karnaugh 01 001 110 T Wp WnTWpWnQ0000 0111 1011 1100 14.52A.S.E.

53 Schema D Q Ck Ck T Q 14.53A.S.E.

54 Riconoscitore di sequenza Y attiva per la sequenza “0101”Y attiva per la sequenza “0101” Valido anche per sequenze interallaciateValido anche per sequenze interallaciate 0 0 0 1 0 0 1 0 1 1 0 1 0 1 0 1 0 0 0 0 1 0 0 1 0 1 1 0 1 0 1 0 1 0 Riconoscitore di sequenzaRiconoscitore di sequenza 14.54A.S.E.

55 Diagramma di flusso [0101] 0 0 1 0 1 0 1 1 0 1 0 1 0 1 0 0 a00 01b 0 1 Y 1 0 Y c11 d10 Z,W Y Y Y 0 01 010 0101 14.55A.S.E.

56 Grafo Orientato A B D C 0 1 0 0 0101 1 1 0 1/1 14.56A.S.E.

57 Tabella delle transizioni ZpWpXZnWn 00001 00100 01001 01111 10001 10111 11010 11100 a00 01b Y 0 1 Y 1 0 Y c11 d10 Z,W 14.57A.S.E.

58 Individuazioni delle equazioni 00011110 01 111 X Zp,WpZn000111100111 111 X Zp,WpWn000111100 11 X Zp,WpYZpWpXZnWnY000010 001000 010010 011110 100010 101111 110100 111000 13.58A.S.E.

59 Schema CLK D Q DQ DQ X Y Ck Z W ZpZp WpWp 13.59A.S.E.

60 Riconoscitore di sequenza 0110 o 1001 (A) x 0 1 x 01 x 0 1 x 0 1 x 0 1 x 0 1 x 0 1 x 0 1 x 0 1 x 01 x 01 x 01 x 01 x 01 x 01 hijklmno defg 0 bc a     00 1 011011 000001010011100101110111 0000000100100011 110011011110111101000101 0110 01111000 1001 10101011 Z=1 0101101101010010011001000 14.60A.S.E.

61 CONCLUSIONI Contatori mediante sommatoriContatori mediante sommatori Ring CountersRing Counters Modelli di reti sequenzialiModelli di reti sequenziali Descrizione di reti sequenzialiDescrizione di reti sequenziali Tabella delle transizioniTabella delle transizioni Tecnica di sintesi 1Tecnica di sintesi 1 14.61A.S.E.


Scaricare ppt "ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 14 Contatori mediante sommatoriContatori mediante sommatori Ring CountersRing Counters Modelli di reti."

Presentazioni simili


Annunci Google