University of Padova Information Engineering Dept. – Microelectronics Lab. Corso di Laurea in Ingegneria dell’Informazione Elettronica Digitale - Lezione.

Presentazione sul tema: "University of Padova Information Engineering Dept. – Microelectronics Lab. Corso di Laurea in Ingegneria dell’Informazione Elettronica Digitale - Lezione."— Transcript della presentazione:

1 University of Padova Information Engineering Dept. – Microelectronics Lab. Corso di Laurea in Ingegneria dell’Informazione Elettronica Digitale - Lezione 5 - Andrea Gerosa - gerosa@dei.unipd.it Tel. 049-827-7728

2 Es. 2.9 BC DE 00 011110 00 01 11 10 0 1 3 2 4 5 7 6 12 13 15 14 8 9 11 10 BC DE 00 011110 00 01 11 10 16 17 19 18 20 21 23 22 28 29 31 30 24 25 27 26 1 1 1 1 1 1 1 1 1 1 1 A=0 A=1

3 Es. 2.12

4

5 NAND Gate X Y Z ZYX)Z,Y,X(F  X Y Z ZYX)Z,Y,X(F 

6 NOR Gate X Y Z ZYX)Z,Y,X(F  +  X Y Z ZYX)Z,Y,X(F 

7 OR / NOR esclusivi XOR: XNOR YXYXYX  YXYXYX  X Y X  Y 0 0 0 0 1 1 1 0 1 1 1 0 X Y 0 0 1 0 1 0 1 0 0 1 1 1 or X  Y (X  Y)

8 XOR/XNOR  Estensione a 3 o più ingressi: funzione dispari:  Funzione pari: complemento della funzione dipari  X1XX0X   1XX0XX     XYYX    ZYX)ZY(XZ ) YX(        ZYXZYXZYXZYXZYX

9 Simboli  XOR:  XNOR:

10 Esempio: funzione dispari  F = X Y Z  F = (X Y) Z + + + + X Y Z F

11 Esempio: funzione pari  F = W X Y Z  F = (W X) (Y Z) + ++ + ++ W X Y F Z

12 Buffer  È una porta logica tale che F = X:  Corrisponde all’identità e quindi dal punto di vista logico non è altro che una connessione  Ma dal punto di vista elettronico permette di rigenerare i segnali di tensione e ridurre i tempi di propagazione XF

13 Uscite ad alta impedenza  Aggiungiamo a 1 e 0 un terzo livello logico: alta impedenza (Hi-Z)  L’uscita di una porta logica in alta impedenza si comporta come un circuito aperto

14 Il buffer 3-State  Per EN = 0, l’uscita è in alta impedenza indipendentemente dal volre dell’ingresso IN.  Per EN = 1, il valore dell’uscita è uguale a quello dell’ingresso. IN EN OUT Simbolo Tabella di verità

15 Chapter 2 - Part 2 15 Terms of Use  All (or portions) of this material © 2008 by Pearson Education, Inc.  Permission is given to incorporate this material or adaptations thereof into classroom presentations and handouts to instructors in courses adopting the latest edition of Logic and Computer Design Fundamentals as the course textbook.  These materials or adaptations thereof are not to be sold or otherwise offered for consideration.  This Terms of Use slide or page is to be included within the original materials or any adaptations thereof.