La presentazione è in caricamento. Aspetta per favore

La presentazione è in caricamento. Aspetta per favore

C.E.A.D.12.1 CIRCUITI ELETTRONICI ANALOGICI E DIGITALI LEZIONE N° 12 (2 ore) Flip – Flop Soft node e dinamiciFlip – Flop Soft node e dinamici Confronto.

Presentazioni simili


Presentazione sul tema: "C.E.A.D.12.1 CIRCUITI ELETTRONICI ANALOGICI E DIGITALI LEZIONE N° 12 (2 ore) Flip – Flop Soft node e dinamiciFlip – Flop Soft node e dinamici Confronto."— Transcript della presentazione:

1 C.E.A.D.12.1 CIRCUITI ELETTRONICI ANALOGICI E DIGITALI LEZIONE N° 12 (2 ore) Flip – Flop Soft node e dinamiciFlip – Flop Soft node e dinamici Confronto fra le varie famiglie logicheConfronto fra le varie famiglie logiche Conclusione Prima ParteConclusione Prima Parte Introduzione seconda parteIntroduzione seconda parte

2 C.E.A.D.12.2 Richiami Logica complementareLogica complementare Famiglia logica 74HCXXFamiglia logica 74HCXX Porte Three StatePorte Three State Transistore di passoTransistore di passo Pass gatePass gate Flip-Flop hard nodeFlip-Flop hard node Generatore di ClockGeneratore di Clock

3 C.E.A.D.12.3 Flip - Flop statici Soft Node Flip - Flop hard-node sono molto complessiFlip - Flop hard-node sono molto complessi Non sfruttano assolutamente l’alta impedenza d’ingresso dei MOSNon sfruttano assolutamente l’alta impedenza d’ingresso dei MOS C’è un istante in cui sia  1 che  2 sono bassiC’è un istante in cui sia  1 che  2 sono bassi La capacità d’ingresso può memorizzare il dato quando  1 e  2 sono bassiLa capacità d’ingresso può memorizzare il dato quando  1 e  2 sono bassi

4 C.E.A.D.12.4 Flip - Flop D trasparente Soluzione con Pass TransistorSoluzione con Pass Transistor DQ 1111 2222

5 C.E.A.D.12.5 Flip - Flop D Edge Triggered DQ 2222 1111

6 C.E.A.D.12.6 Minimizzazione del ritardo DQ 2222 1111

7 C.E.A.D.12.7 Flip - Flop T Q 2222 1111

8 C.E.A.D.12.8 Flip - Flop D trasparente con Pass Gate Sono indicate solo le variabili non negateSono indicate solo le variabili non negate DQ 1111 2222

9 C.E.A.D.12.9 Flip - Flop D Edge Triggered con Pass Gate 16 transistori16 transistori DQ 2222 1111

10 C.E.A.D Flip - Flop Dinamici Il Clock è sempre attivoIl Clock è sempre attivo La memorizzazione selle capacità parassite ha effetto per vari millisecondiLa memorizzazione selle capacità parassite ha effetto per vari millisecondi Riduzione di dimensioni = aumento di velocitàRiduzione di dimensioni = aumento di velocità Riduzione delle interconnessioniRiduzione delle interconnessioni

11 C.E.A.D Flip - Flop D Edge Triggered 8 transistori !8 transistori ! DQ 2222 1111

12 C.E.A.D Generatore di Clock a due fasi per CMOS  e  non sono l’uno la negazione dell’altro Clock a 2 fasi anche se sono presenti 4 segnaliClock a 2 fasi anche se sono presenti 4 segnali A Ck 1111 2222 1111 2222 B C

13 C.E.A.D Forme d’Onda A Ck B C 1111 1111 2222 2222  T T T T

14 C.E.A.D Considerazioni sui Flip - Flop Soluzione Hard Node non convenienteSoluzione Hard Node non conveniente Soluzione Soft Node utilizzata in sistemi asincroniSoluzione Soft Node utilizzata in sistemi asincroni Soluzione Dinamica molto convenienteSoluzione Dinamica molto conveniente Problema della generazione del ClocKProblema della generazione del ClocK Clock per CMOS necessita di 4 segnaliClock per CMOS necessita di 4 segnali

15 C.E.A.D Comparazione Confronto fra varie famiglie logicheConfronto fra varie famiglie logiche Famiglia Logica TTLCMOSECL Modello74LS74AS74ALS74C74HC10K100K Alimentazione [V] Max V OL [V] Min V OH [V] Max V IL [V] Min V IH [V] NM H [V] NM L [V] Swing [V] P D per Gate [mW] Prodotto P D ritardo [pJ] Fan - Out >100>

16 C.E.A.D Conclusioni FINE PRIMA PARTEFINE PRIMA PARTE Analisi e confronto delle varie famiglie logicheAnalisi e confronto delle varie famiglie logiche

17 C.E.A.D Seconda Parte Analisi e Progetto diAnalisi e Progetto di Alimentatori Trasformata “Z”Alimentatori Trasformata “Z” Regolatori Lineari Convertitori A/D e D/ARegolatori Lineari Convertitori A/D e D/A Regolatori Switching PWMRegolatori Switching PWM Amp. in classe AAmp. in classe DAmp. in classe AAmp. in classe D Amp.in classe BAmp. in classe EAmp.in classe BAmp. in classe E Amp. in classe A-BAmp. in classe A-B

18 C.E.A.D Raddrizzatori ScopoScopo –Ottenere una tensione continua per alimentare i circuiti elettronici –Sorgente tensione di rete (alternata a 50 Hz priva quindi di continua) MetodoMetodo –Uso dei diodi quali elementi distorcenti per ottenere una componente continua partendo dall’alternata


Scaricare ppt "C.E.A.D.12.1 CIRCUITI ELETTRONICI ANALOGICI E DIGITALI LEZIONE N° 12 (2 ore) Flip – Flop Soft node e dinamiciFlip – Flop Soft node e dinamici Confronto."

Presentazioni simili


Annunci Google