La presentazione è in caricamento. Aspetta per favore

La presentazione è in caricamento. Aspetta per favore

A.S.E.26.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 26 Architetture della parte di controlloArchitetture della parte di controllo Architetture di.

Presentazioni simili


Presentazione sul tema: "A.S.E.26.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 26 Architetture della parte di controlloArchitetture della parte di controllo Architetture di."— Transcript della presentazione:

1 A.S.E.26.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 26 Architetture della parte di controlloArchitetture della parte di controllo Architetture di un processoreArchitetture di un processore BusBus Architettura Von NeumanArchitettura Von Neuman Architettura HarvardArchitettura Harvard Architettura di un CALCOLATOREArchitettura di un CALCOLATORE Architettura di un MICROCONTROLLOREArchitettura di un MICROCONTROLLORE ATmegaATmega

2 A.S.E.26.2 Richiami Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse ALUALU Parte di controlloParte di controllo –Microaddress-based –Microinstruction-based

3 A.S.E.26.3 Architettura Tot. ROMROM S R B C Reg. B A L U Reg. A Reg. U MUX AMUX BMUX A Shift AShift B R0 R1 R31 Parte di controllo Parte operativa

4 A.S.E.26.4 Osservazioni Larchitettura della parte di controllo Microinstruction-based evita di avere due reti combinatorie in cascataLarchitettura della parte di controllo Microinstruction-based evita di avere due reti combinatorie in cascata La parte operativa è general purposeLa parte operativa è general purpose La parte di controllo ha una architettura generale, ma è progettata per la particolare applicazioneLa parte di controllo ha una architettura generale, ma è progettata per la particolare applicazione Lelemento che personalizza lapplicazione è la ROMLelemento che personalizza lapplicazione è la ROM

5 A.S.E.26.5 Architettura modificata S R B C Reg. B A L U Reg. A Reg. U MUX AMUX BMUX A Shift AShift B R0 R1 R31 Parte di controllo Parte operativa ROMROM

6 A.S.E.26.6 Osservazioni 1 –La nuova architettura consente di personalizzare il sistema per varie applicazioni InconvenientiInconvenienti –La memoria di personalizzazione, la ROM, presenta una lunghezza di parola eccessiva Microcodice (> di 100 bit)Microcodice (> di 100 bit) Microindirizzi T (> di 10 bit)Microindirizzi T (> di 10 bit) Microindirizzi F(> di 10 bit)Microindirizzi F(> di 10 bit) Condizionamento eff (8 bit)Condizionamento eff (8 bit)

7 A.S.E.26.7 Osservazione 2 Tecniche di realizzazione di una rete logicaTecniche di realizzazione di una rete logica –Logica cablata Viene progettata una particolare architettura (ottimizzata) per la risoluzione dello specifico problemaViene progettata una particolare architettura (ottimizzata) per la risoluzione dello specifico problema Si usano blocchi base standard, le interconnessioni (cablaggio) realizzano la particolare architetturaSi usano blocchi base standard, le interconnessioni (cablaggio) realizzano la particolare architettura –Logica a controllo di programma Viene progettata una architettura che è in grado di svolgere varie funzioniViene progettata una architettura che è in grado di svolgere varie funzioni La personalizzazione è ottenuta mediante la particolare sequenza di operazioni svolte dalla macchinaLa personalizzazione è ottenuta mediante la particolare sequenza di operazioni svolte dalla macchina ProgrammaProgramma

8 A.S.E.26.8 Osservazione 3 Si mappano nella ROM di microprogramma tutte le funzioni possibili della parte operativaSi mappano nella ROM di microprogramma tutte le funzioni possibili della parte operativa Si codificano in modo compatto le varie funzioni in una ROM di mappaturaSi codificano in modo compatto le varie funzioni in una ROM di mappatura Il programma di personalizzazione dellapplicazione, scritto in un linguaggi opportuno (ASSEMBLER), risiede in una memoria esternaIl programma di personalizzazione dellapplicazione, scritto in un linguaggi opportuno (ASSEMBLER), risiede in una memoria esterna Sono necessari alcuni altri registri e una opportuna rete di controllo (SEQUENZIALIZZATORE)Sono necessari alcuni altri registri e una opportuna rete di controllo (SEQUENZIALIZZATORE)

9 A.S.E.26.9 Architettura a controllo di programma MicroCodRegMicroCodReg I A R0 R1 R31 Parte di controllo Parte operativa A L U REG. A MUX B REG. U MUX A SHIFT MicroCodROMMicroCodROM CRegCReg ProgCounProgCoun InstRegInstReg MapROMMapROM Sequenzer (control logic) D In D Out PROGRAMROMPROGRAMROM

10 A.S.E Osservazioni SequenzializzatoreSequenzializzatore –Gestisce sia il microprogramma, sia il programma Program CounterProgram Counter –Contiene lindirizzo successivo della locazione di memoria di programma Status RegisterStatus Register –Contiene informazioni sulle funzioni eseguite dalla parte operativa InconvenienteInconveniente –Elevato numero di terminali (PED)

11 A.S.E BUS Utilizzando porte TRE STATE bidirezionali si può utilizzare lo stesso Filo per collegare, in istanti diversi, vari componentiUtilizzando porte TRE STATE bidirezionali si può utilizzare lo stesso Filo per collegare, in istanti diversi, vari componenti BUSPercorso informatico condiviso fra più unitàBUSPercorso informatico condiviso fra più unità

12 A.S.E Architettura von Neumann Unità di Controllo Unità UnitàAritmeticaUnitàAritmeticaMemoriaMemoria Istruzioni BUS Dati IndirizziIstruzioni Stato

13 A.S.E Descrizione Unita Aritmetica:Unita Aritmetica: ALUALU –Blocco che esegue le operazioni richieste Unita di Controllo:Unita di Controllo: MSF (+ eventuali registri)MSF (+ eventuali registri) MemoriaMemoria Unica per Dati e Programma (RAM)Unica per Dati e Programma (RAM)

14 A.S.E Osservazioni Macchina di ridotta complessitàMacchina di ridotta complessità========================================= Criterio di valutazione di una architetturaCriterio di valutazione di una architettura Individuazione dei blocchi congestionatiIndividuazione dei blocchi congestionati========================================= LimitiLimiti –Unica memoria –Unico BUS (Collo di Bottiglia)

15 A.S.E Architettura Harvard Unità di Controllo Unità UnitàAritmeticaUnitàAritmeticaMemoriaDatiMemoriaDati Istruzion i Dati MemoriaIstruzioniMemoriaIstruzioni Indirizzi Istruzioni Indirizzi Stato

16 A.S.E Descrizione Memoria DatiMemoria Dati »Accesso diretto alla ALU »Realizzazione: RAM Memoria IstruzioniMemoria Istruzioni »Il contenuto rimane invariato »Realizzazione con memoria non volatile: ROM

17 A.S.E Osservazioni Non presenta particolari Colli di bottigliaNon presenta particolari Colli di bottiglia Può essere migliorata per aumentarne la conccorrenzialitàPuò essere migliorata per aumentarne la conccorrenzialità Architettura alla quale si ispirano gli attuali microprocessori e DSPArchitettura alla quale si ispirano gli attuali microprocessori e DSP

18 A.S.E Architettura di un Microprocessore Data Bus ROM di Mappatura ROM Memoria ROM Microprogramma Microprogramma SequenzializzatoreMicroprogrammaSequenzializzatoreMicroprogramma MUX 1 MUX 2 DEMUXDEMUX A L U Address Control

19 A.S.E Descrizione (1) ROM di MappaturaROM di Mappatura –Converte il codice macchina in codice interno SequenzializzatoreSequenzializzatore –Rete di controllo effettiva Memoria di MicroprogrammaMemoria di Microprogramma –Converte il codice interno nei codici di controllo dei vari blocchi

20 A.S.E Descrizione (2) ALUALU –Unità Logica Aritmetica MUX 1 e MUX 2MUX 1 e MUX 2 –Multiplex di scelta su gli ingressi della ALU DEMUXDEMUX –Gestisce lindirizzamento del risultato

21 A.S.E Osservazioni Funzionamento totalmente in sequenzaFunzionamento totalmente in sequenza Interpretazione EsecuzioneInterpretazione Esecuzione Assenza di registri interniAssenza di registri interni Contatore di programma, Registro di statoContatore di programma, Registro di stato AccumulatoriAccumulatori Generazione degli indirizzi mediante ALUGenerazione degli indirizzi mediante ALU Collo di bottigliaDATA BUSCollo di bottigliaDATA BUS

22 A.S.E PIPE-LINE Alcune operazioni possono essere fatte in paralleloAlcune operazioni possono essere fatte in parallelo –Necessità di disporre di REGISTRI intermedi Mentre la ALU esegue le operazioni richieste, il Sistema di controllo può decodificare listruzione successivaMentre la ALU esegue le operazioni richieste, il Sistema di controllo può decodificare listruzione successiva Aggiungere una ALU per il calcolo degli indirizziAggiungere una ALU per il calcolo degli indirizzi

23 A.S.E Architettura di un Microprocessore (2) Data Bus ROM 1 SequenzializzatoreSequenzializzatore MUX + Register DEMUX +Reg. A L U Address Control Istruc. Reg. Microprog. ROM Mcropog. Reg. MUX + Register DEMUX +Reg. A L U REGREG

24 A.S.E Osservazioni Possibilità di sovrapposizione fra fase di interpretazione ed esecuzione dellistruzionePossibilità di sovrapposizione fra fase di interpretazione ed esecuzione dellistruzione Possibilità di memorizzazione di risultati intermediPossibilità di memorizzazione di risultati intermedi Salvataggio dei registri di controlloSalvataggio dei registri di controllo –Possibili ulteriori modifiche in funzione delle esigenze

25 A.S.E Architettura di un calcolatore DATA BUS ADDRESS BUS CONTROL BUS I / O DATA(RAM)PROG(ROM)CPU

26 A.S.E Tipi di architetture in funzione delle istruzioni RISC =>Reduced Instructions Set ComputerRISC =>Reduced Instructions Set Computer –ridotto numero di istruzioni –si effettuano in un numero ridotto di cicli CISC =>Complex Instructions Set ComputerCISC =>Complex Instructions Set Computer –Istruzioni di elevata capacità –si effettuano in un numero grande di cicli

27 A.S.E Microcontrollori Un intero computer su singolo ChipUn intero computer su singolo Chip Elementi presentiElementi presenti –CPU –RAM dati –PROM di programma (Flash) –PROM dati (E 2 PROM) –Terminali di I/O indipendenmti –Temporizzatori –PWM –Watchdog Timer ……..

28 A.S.E Esempio ATMELATMEL ATmega8515ATmega16 ATmega8515ATmega16

29 A.S.E Conclusioni Architetture della parte di controlloArchitetture della parte di controllo Architetture di un processoreArchitetture di un processore BusBus Architettura Von NeumanArchitettura Von Neuman Architettura HarvardArchitettura Harvard Architettura di un CALCOLATOREArchitettura di un CALCOLATORE MicrocontrolloreMicrocontrollore


Scaricare ppt "A.S.E.26.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 26 Architetture della parte di controlloArchitetture della parte di controllo Architetture di."

Presentazioni simili


Annunci Google