La presentazione è in caricamento. Aspetta per favore

La presentazione è in caricamento. Aspetta per favore

INFN: Bari – Firenze – Perugia IIT (Istituto Italiano di Tecnologia – Genova) IMM (Istituto di Microelettronica e Microsistemi-Bologna) CHIPSODIA (CHIP.

Presentazioni simili


Presentazione sul tema: "INFN: Bari – Firenze – Perugia IIT (Istituto Italiano di Tecnologia – Genova) IMM (Istituto di Microelettronica e Microsistemi-Bologna) CHIPSODIA (CHIP."— Transcript della presentazione:

1 INFN: Bari – Firenze – Perugia IIT (Istituto Italiano di Tecnologia – Genova) IMM (Istituto di Microelettronica e Microsistemi-Bologna) CHIPSODIA (CHIP by Silicon On DIAmond)

2 Finalità: –Realizzazione e caratterizzazione di dispositivi SoD (Silicon on Diamond) Premessa Silicio: Elettronica integrata di readout rad-hard Diamante: sensore + heat spreader

3 Motivazioni La tecnologia Silicon on Insulator (SOI) è utilizzata da alcuni anni nella componentistica elettronica (applicazioni militari e costosa) La ricerca è ora volta ad applicare il concetto SOI alla rivelazione di particelle Scopo dellesperimento: combinare i vantaggi della tecnologia SOI e le proprietà estreme del diamante: 1.tolleranza alla radiazione, 2.bassa costante dielettrica, 3.altissima resistività elettrica e 4.alta diffusività termica

4 Si parte dai risultati ottenuti da RAPSODIA Step 1: realizzazioni di giunzioni SOD (Si on Diamond) con tecniche Laser e suo miglioramento Step 2: elettronica di readout integrata su un rivelatore con caratteristiche superiori per: –Dissipazione termica –Potenza dissipata –Radiation hardness Possibili applicazioni: –Innovativo rivelatore per HEP –Campo biomedicale Obiettivi

5 Primo Anno 1. studio e simulazione di architettura di Front-End per il readout di un rivelatore a Diamante a.studio dei parametri di accoppiamento tra il Silicio per il readout e il rivelatore (ottimizzazione delle caratteristiche d'ingresso del FE) 2.Studio della tecnologia da utilizzare per il bonding b. apertura di VIA per contattare il sensore e il Front-End (tecnica TSV Through Silicon Via) c. Thinning, metalizzazioni e saldatura Milestones della linea di ricerca proposta (3 anni)

6 2 anno realizzazione di un prototipo di ASIC in tecnologia CMOS DSM misure sotto fascio delle prestazioni del sistema integrato ASIC su Si e rivelatore al Diamante Studio del danno da irraggiamento 3 anno Sottomissione seconda release del sistema integrato FE su Si accoppiato al rivelatore Proposta di spin-off Milestones della linea di ricerca proposta (3 anni)

7 Sensori a diamante CVD (vantaggi) Basso rumore serie: costante dielettrica relativa e r =5.7 (meno di metà di quella del silicio). Correnti di perdita ininfluenti: ~1 pA/cm 2 (diminuiscono con lirraggiamento) Tolleranza da radiazione maggiore di qualunque altro materiale (il segnale scende a 1/e dopo /cm 2 ) Lunghezza di radiazione 12.2 cm contro 9.4 cm del silicio Opera a basse tensioni e a temperatura ambiente anche dopo alti irraggiamenti: per un campo applicato di 1 V/μm la velocità dei portatori è maggiore di 10 7 cm/s (3.8 ×10 6 cm/s per il silicio) Pixel detectors realizzati e caratterizzati con esito positivo al CERN (RD42 Collaboration)

8 Bump bonding process Pixel metalization on diamond Tecniche di integrazione (Bump-Bonding):

9 Metallization fine, but not 100% OK Some dead pixels due to metallization problems missing bumps dead electronics Dead pixels affect efficiency Problemi connessi al bump bonding classico

10 Sensore: Diamante policristallino CVD (pcCVD) Diamante monocristallino (scCVD) Collaborazione RD42 Pixel detector di ATLAS pcCVD diametro wafer > 12 cm pcCVD spessore wafer > 2 mm scCVD diametro wafer 14 mm scCVD spessore wafer > 1 mm Realizzazione di moduli a pixel con diamante

11 Altre tecniche usate per saldare Si e Dia: –Deposito di diamante su Si mediante tecniche CVD –Riscaldamento ad alta temperatura + alte pressioni Entrambe presentano inconvenienti Tecnologie alternative di bonding Zona non saldata Zona saldata fratture Deposito di grani impoveriscono la qualità del diamante in superficie che risulta essere inferiore rispetto al diamante monocristallino HPHT method CVD method (CH 4 + H 2 )

12 Confronti di caratteristiche : Diamanti scCVD raccolgono in media molta più carica Raccolta a bassi valori di campo elettrico applicato e indipendente da esso Realizzazione di moduli a pixel con diamante

13 13 SOI e sensori di radiazione Lidea: Integrazione del pixel detector e della elettronica di readout nel Silicon On Insulator wafer-bonded Detector handle wafer Highly resistive (> 4 k cm,FZ) 300 m thick Conventional p + -n DC-coupled Electronics active layer Low resistive (9-13 cm, CZ) 1.5 m thick Standard CMOS technology Jastrzab et al., Prototypes of large-scale SOI monolithic active pixel sensors, Nuclear Instruments and Methods in Physics Research A 560 (2006) 31–35.

14 n-well NMOS p-well n-substrate p-implant via PMOS n-well NMOS p-well intrinsic via PMOS SOD – traditional motivations *M.Jastrzab et al. Nuclear Inst. And Meth. 560 (2006) **hep.fi.infn.it/RAPSODIA Il tentativo: trasferire la tecnologia del Monolithic Active Pixel Sensor (MAPS) dalla tecnologia SOI * alla SOD **, per sfruttare le migliori performance del Diamante come rivelatore: -Radiation hardness (high-energy physics) -Bio-compatibilità con tessuti (clinic dosimetry)

15 RAPSODIA – Radiation Active Pixel Silicon On DIAmond * Laser-Driven fabrication of Silicon-On-Diamond Material S.Lagomarsino, G.Parrini, S.Sciortino et al. Submitted to Nature Materials Lesperimento RAPSODIA (Radiaton Active Pixel Silicon On DIAmond) ( )* impiega una tecnica totalmente differente come metodo di bonding che migliora i risultati ottenuti con le tecniche precedenti: -Consente di lasciare inalterate durante la fase di incollaggio le proprietà dei materiali (come la tecnica HPHT e meglio della CVD) -Elimina gli stress meccanici restituendo superfici uniformi (come la CVD, e diversamente dalla HPHT)

16 SEM analysis 20 µm Buona uniformità fino a 1 m RAPSODIA – Radiation Active Pixel Silicon On DIAmond 300µm Trasparenza del Diamante per > 225 nm Opacità del Silicio Impulsi laser con > 355 nm, da 20 ps e P 20mJ Pressioni da ~800 atm Ricristallizzazione con interfaccia di SiC e Si amorfo ( 100nm) Limite di rottura e taglio ~ 5 Mpa Saldatura resiste fino ~1000 °C Possibilità di scegliere spessori del Diamante da: 20 m (dissipatore termico) a 200 m (sensore) Idem per Si (da 50 m in su)

17 Come proseguire?

18 Problematiche da affrontare

19 Problematiche aperte

20 20 Pixel su SOD (caso detector per applicazioni HEP) D-SOD Tecnologia non convenzionale. Diamante in presenza di ossigeno con T > 600°C vaporizza: deve essere protetto. Contatti ohmici

21 Come realizzarla? Lidea è di usare quanto esiste già di commerciale per la tecnica 3D per la costruzione dellASIC … e utilizzarla per il circuito di readout del rivelatore

22 Tecnica di integrazione 3-D (caso Vertical Integration) Costruzione del circuito integrato (preferito processo SoI per isolamento e precisione nelletching) Uso di strati di ossidi profondi (Box) tra wafer Rimozione di strati di metallo (thinning) Inserimento di VIAs dopo il bonding e il thinning

23 Caso bio-medicale (B-SOD)

24 Lidea…

25 Prospettive : SOD come interfaccia neurale Silicon-On-Diamond technology provides a realistic platform for integrating a 3D-matrix of sensor and processing electronics with neural tissue Pixel Detection and signal formation electronics Via laser graphitised column H-terminated diamond surfaces Pitch ~ 30 m Diamond m 1-5 m Silicon m Thickness: Micro-machining of diamond electrodes Diamond Silicon

26 Several groups are working, at present, on in vivo implantation of MEAs-based neural interfaces* e.g. retinal interfaces: implemented 60 ME (2008), foreseen 200. Collection and first elaboration of signal outside the body, then send to a receiver in the eye * David D. Zhou and Robert J. Greenberg, Frontiers in Bioscience 10, , January 1, 2005David D. Zhou Perspectives: SOD for neural interfaces?

27 2010: –Studio e risoluzione dei problemi tecnologici di accoppiamento tra ASIC commerciali e rivelatore –Simulazioni circuito di readout del pixel-detector 2011 –Realizzazione dellASIC di readout con la tecnologia scelta –Accoppiamento Si-Dia e test di laboratorio 2012 –Test e misure sotto fascio dellSOD detector (convalida progetto) per HEP detector –Eventuale spin-off per applicazioni bio-medicali Programma della Sezione di Bari nella collaborazione

28 La collaborazione, le competenze BA X

29 M.I. per meeting di collaborazione 4 Keuro M.E. per contatti ditte 5 keuro Consumo (acquisizione licenze Design Kit) 10 Keuro Il personale: A. Ranieri (resp.) 40% F. Loddo 20% F. Corsi (PoliBa)20% C. Marzocca 30% Richieste finanziarie Bari (2010) e personale

30 spare

31 31 Realizzazione SOD (1) Sono stati recentemente fabbricati SOD con crescita eteroepitassiale (highly oriented diamond, HOD) di diamante su silicio, e capovolgendo il materiale Il substrato diventa lo strato di silicio del SOD Lo heat-spreader (diamante) viene saldato allo heat sink (rame) Aleksov et al. Silicon-on-diamond: An advanced silicon-on-insulator technology, Diamond & Related Materials 14 (2005) 308– 313

32 32 SOD:Wafer Bonding Il diamante di alta qualità può essere saldato al silicio per diffusione ad una pressione di 300 atm e a una temperatura di 950 C G.N. Yushin et al. Wafer bonding of highly oriented diamond to silicon, Diamond & Related Materials 13 (2004) 1816–1821


Scaricare ppt "INFN: Bari – Firenze – Perugia IIT (Istituto Italiano di Tecnologia – Genova) IMM (Istituto di Microelettronica e Microsistemi-Bologna) CHIPSODIA (CHIP."

Presentazioni simili


Annunci Google