La presentazione è in caricamento. Aspetta per favore

La presentazione è in caricamento. Aspetta per favore

Ing. Massimo Poli – diapositiva 1 Elettronica digitale, analogica e di potenza Lelettronica nel suo complesso è suddivisibile in tre grandi settori: elettronica.

Presentazioni simili


Presentazione sul tema: "Ing. Massimo Poli – diapositiva 1 Elettronica digitale, analogica e di potenza Lelettronica nel suo complesso è suddivisibile in tre grandi settori: elettronica."— Transcript della presentazione:

1 ing. Massimo Poli – diapositiva 1 Elettronica digitale, analogica e di potenza Lelettronica nel suo complesso è suddivisibile in tre grandi settori: elettronica digitale, elettronica analogica e elettronica di potenza. Lelettronica digitale tratta segnali discreti; mentre sia lelettronica analogica sia lelettronica di potenza trattano segnali analogici con la principale differenza che questultima opera a potenze decisamente più alte rispetto alla precedente. Lo schema di un circuito elettronico utilizzato in una buona parte delle odierne applicazioni è il seguente: Come si nota dalla schematizzazione (che non ha alcuna pretesa di rappresentare un circuito elettronico totalmente generale) i tre settori interagiscono e svolgono le funzioni a cui sono più adatti. Ovviamente per passare dal mondo del continuo (analogico) a quello del discreto (digitale) sono necessari dei convertitori chiamati convertitori Analogico-Digitale (A/D) e Digitale-Analogico (D/A) che trasformano, rispettivamente, un segnale analogico in un segnale discreto e viceversa. elettronica analogica elettronica digitale elettronica di potenza

2 ing. Massimo Poli – diapositiva 2 Alcune caratteristiche importanti dei settori dellelettronica Settore DigitaleAnalogicoPotenza Potenza istantanea Potenza media Corrente di picco ripetitiva Corrente di picco non ripetitiva Frequenza Scala di integrazione Rumore Sensibilità alle condizioni operative Rendimento di conversione Tolleranze di processo Linearità Limiti operativi in corrente e tensione

3 ing. Massimo Poli – diapositiva 3 Convertitore analogico-digitale Il convertitore analogico-digitale (abbreviato come ADC, A/D) è un circuito elettronico il cui scopo è quello di convertire segnali analogici (tensione, corrente, carica elettrica) in segnali discreti (digitali). La conversione analogico-digitale si compone di due passi: campionamento e quantizzazione. Il campionamento è loperazione mediante la quale si estraggono campioni del segnale ad intervalli di tempo regolari Detta f H la massima frequenza del segnale [s(t)] da campionare, dal segnale campionato [s c (t)] è ricostruibile il segnale originario se e solo se la frequenza di campionamento (f S =1/ T) è maggiore di 2 f H (teorema di Nyquist-Shannon): f S > 2f H. Segnale continuo Segnale campionato

4 ing. Massimo Poli – diapositiva 4 Convertitore analogico-digitale Dalloperazione di campionamento vengono restituiti campioni continui del segnale; tali valori non possono essere rappresentati in un dominio discreto, dunque devono essere discretizzati. La quantizzazione è loperazione che associa ad un insieme continuo (contenente infiniti elementi) un insieme discreto (contenente un numero finito di valori) secondo una determinata funzione di quantizzazione. Nella figura precedente si sono usati 16 livelli di quantizzazione (4 bit=2 4 livelli) e si è usata una funzione di quantizzazione che associa ad ogni livello continuo il livello discreto più prossimo. Più è alto il numero di bit utilizzati nella quantizzazione e minore è lerrore che si commette nella quantizzazione (errore di quantizzazione), cioè si riduce la distanza media tra il valore campionato e il corrispondente valore quantizzato. Segnale campionato Segnale quantizzato

5 ing. Massimo Poli – diapositiva 5 Caratteristiche statiche invertitore Caratteristica di trasferimento v o /v i Caratteristica di trasferimento v o /v i Soglia logica Soglia logica Swing logico di ingresso Swing logico di ingresso Swing logico di uscita Swing logico di uscita Margine di rumore Margine di rumore vivivivi vovovovo

6 ing. Massimo Poli – diapositiva 6 Caratteristica di trasferimento V o /V i La caratteristica di trasferimento (f.d.t.) in tensione di un invertitore è la relazione che lega la tensione di uscita v o con la tensione di ingresso v i K-1K-2K K+1 v i,k-2 v o,k-2 v o,k-1 v o,k v o,k+1 v i,k-1 v i,k v i,k+1 La f.d.t. si costruisce a tratti facendo riferimento ad una catena di invertitori uguali

7 ing. Massimo Poli – diapositiva 7 Caratteristica di trasferimento v o /v i v i,k = v o,k-1 v o,k = v i,k+1 Le curve A B hanno 3 punti di intersezione: A, B, C. Le coordinate di A e B vengono definite valori di ingresso nominali C Le coordinate del punto C, vengono definite soglia logica (SL), cioè il punto della caratteristica di un invertitore in cui V o =V i 45°

8 ing. Massimo Poli – diapositiva 8 Swing logico vivi vovo D E Si individuano inoltre i punti D e E tali che di coordinate Si definiscono swing logico di ingresso (I LS ) e di uscita (O LS ) le seguenti grandezze v iHmin v iLmax v oHmin v oLmax

9 ing. Massimo Poli – diapositiva 9 Zone operative dellinvertitore La derivata dv o /dv i può essere vista come il limite per v i che tende a zero del guadagno differenziale di tensione, in altri termini Da un punto di vista geometrico, quindi, dv o /dv i =-1 rappresenta quei punti in cui si ha un guadagno in tensione unitario e invertente, ovvero quei punti in cui ad una variazione positiva/negativa dellingresso corrisponde una uguale variazione negativa/positiva delluscita. Da queste considerazioni derivano le seguenti: Se v iv i Se v iv iLmax oppure v iv iHmin allora: in tale zona linvertitore sopprime i disturbi (rumore) della tensione di ingresso (proprietà rigenerativa) Se v i Se v iLmax v iv iHmin allora: in tale zona linvertitore amplifica la tensione di ingresso, luscita dellinvertitore è instabile e tende ad andare o verso v oLnom, o verso v oHnom.

10 ing. Massimo Poli – diapositiva 10 Margini di rumore Il rumore nel dominio digitale rappresenta variazioni indesiderate del valore logico di un nodo. Si definisce margine di rumore di un invertitore il massimo livello di rumore che può essere sostenuto dallinvertitore (un livello maggiore porta ad un malfunzionamento dellinvertitore e quindi ad un valore indeterminato del nodo di uscita) quando è messo in cascata con un altro invertitore uguale. v i1 v i2 = v o1 v iHmin v iLmax v oHmin v oLmax v iHmin2 v iLmax2 NM H v o2 NM L I1I2 v o1 = v i2 v o2 v i1 Si definisce margine di rumore alto (NM H ) la differenza analogamente si definisce margine di rumore basso (NM L ) la differenza Dal momento che i due invertitori sono uguali si ha: e dunque Dal momento che i due invertitori sono uguali si ha: v iHmin2 = v iHmin e v iLmax2 = v iLmax dunque

11 ing. Massimo Poli – diapositiva 11 Significato fisico dei margini di rumore Supponiamo che v i1 sia basso (v i1v iLmax ), di conseguenza v o1 = v i2 è alto (v o1v oHmin, v i2v iHmin ) e v o2 è basso (v o2v oLmax ). Adesso ipotizziamo che per qualche ragione (rumore) il nodo v o1 subisca una variazione di tensione superiore a NM H + e che dunque si posizioni ad un livello pari a v oE. Quale sarà il valore di tensione di uscita v o2 ? Inizialmente v o2 avrà un valore v o2E, ma tale valore, come discusso in precedenza, si trova in una zona di instabilità della caratteristica, quindi dopo un certo transitorio, v o2 tenderà o a v oLnom oppure a v oHnom. Il problema risiede nel fatto che a priori non è possibile stabilire a quale valore tende, dando così una indeterminazione funzionale non voluta in un circuito digitale. Da questa breve considerazione si deduce che i margini di rumore sono delle variazioni di tensione superate le quali non è più garantito il funzionamento del circuito digitale. v i1 v i2 = v o1 v iHmin v iLmax v oHmin v oLmax v iHmin2 v iLmax2 NM H v o2 NM L v oE I1I2 v o1 = v i2 v o2 v i1 v o2E

12 ing. Massimo Poli – diapositiva 12 Potenza media statica Siano I oL e I oH rispettivamente le correnti (statiche) erogate dalla tensione di alimentazione V DD in corrispondenza delle tensioni nominali di uscita v oLnom e v oHnom. Si definisce potenza media statica la quantità vivi vovo v oHnom v oLnom INV V DD I oL v oLnom INV V DD I oH v oHnom

13 ing. Massimo Poli – diapositiva 13 Fan-in e fan-out Si definisce fan-in il numero massimo di ingressi ad una porta logica che ne garantiscono il funzionamento Si definisce fan-in il numero massimo di ingressi ad una porta logica che ne garantiscono il funzionamento Si definisce fan-out il numero massimo di porte logiche che una data porta può pilotare garantendo il suo funzionamento Si definisce fan-out il numero massimo di porte logiche che una data porta può pilotare garantendo il suo funzionamento INV I o1 I o2 I on I i1 I i2 I imfan-infan-out Con riferimento allo specifico caso riportato in figura, entrambe le definizioni sono associate allinvertitore INV; in tal caso il fan-in e il fan-out sono, rispettivamente, il numero massimo di invertitori che possono pilotare e essere pilotati da INV mantenendo il suo funzionamento logico corretto. Ciascun invertitore (così come tutte le porte logiche) ha una capacità di ingresso e una capacità di uscita. Le capacità di uscita degli invertitori I i1 …I im contribuisco ad aumentare la capacità in ingresso a INV, mentre quelle di ingresso di I o1 …I on aumentano la sua capacità di uscita. Si comprende quindi come allaumentare di m e n si possa raggiungere un carico capacitivo di ingresso/uscita non più sostenibile da INV: in altri termini trattandosi di un invertitore questo significa che INV non effettuerebbe più correttamente linversione dellingresso.

14 ing. Massimo Poli – diapositiva 14 Caratteristiche dinamiche invertitore Tempo di salita Tempo di salita Tempo di discesa Tempo di discesa Ritardo di salita (tempo di propagazione basso-alto) Ritardo di salita (tempo di propagazione basso-alto) Ritardo di discesa (tempo di propagazione alto-basso) Ritardo di discesa (tempo di propagazione alto-basso) Ritardo di propagazione (tempo di propagazione) Ritardo di propagazione (tempo di propagazione) vivivivi vovovovo

15 ing. Massimo Poli – diapositiva 15 Caratteristiche dinamiche invertitore Si consideri un invertitore k inserito in una catena di invertitori come riportato in figura. Siano note C I e C O, rispettivamente la capacità di ingresso e di uscita di tale invertitore, allora è possibile trovare un circuito equivalente al precedente sostituendo allingresso e alluscita di k i carichi capacitivi equivalenti (C T e C L ): k k+1 k+2 k+n k-1 k vivivivi vovovovo vivivivi vovovovo vivivivi vovovovo t t Ovviamente la presenza di capacità di ingresso e di uscita altera il funzionamento del circuito portando a delle distorsioni delle forme donda di ingresso e uscita. La capacità C T è la somma di due capacità solitamente sufficientemente piccole da non causare distorsioni in v i, mentre la capacità C L è tale da causare distorsioni nella forma donda di uscita (v o ). Chiaramente questo è solo un esempio, a seconda dellentità dei carichi capacitivi equivalenti si hanno più o meno distorsioni.

16 ing. Massimo Poli – diapositiva 16 Tempi di salita e di discesa Con riferimento alla figura, si individuino i punti in cui v o è pari al 90% e al 10% della massima escursione in tensione di uscita (v OH - v OL ); v o raggiunge i suddetti valori rispettivamente nei tempi t f90, t f10 per la transizione alto-basso e t r90, t r10 per quella basso-alto. Si definisce tempo di salita t r la differenza t r90 -t r10 Si definisce tempo di discesa t f la differenza t f10 -t f90 vivivivi vovovovo t t f90 t f10 t r10 t r90 v OH v OL t v O90% =v OL +0. 9(v OH -v OL ) v O10% =v OL +0. 1(v OH -v OL ) t ir t if

17 ing. Massimo Poli – diapositiva 17 Esempio di calcolo del tempo di salita/discesa In un modello semplificato dellinvertitore, per il teorema di Thevenin, luscita dellinvertitore può essere vista come un generatore di tensione con in serie una resistenza. Quanto luscita dellinvertitore transita da basso (v OL ) a alto (v OH ) il generatore di tensione equivalente di Thevenin è pari a v OH, quanto transita da alto (v OH ) a basso (v OL ) il suo valore è nullo. Dunque si ha k Supponendo per semplicità che v OH = V DD e v OL = 0, il tempo di salita/discesa si calcola come segue. Si noti che linvertitore è stato modellato con due diverse resistenze equivalenti per la transizione basso-alto (R r ) e per quella alto-basso (R f ) dato che, in generale, non è detto che linvertitore abbia un comportamento simmetrico nelle due transizioni. Nel caso in cui linvertitore sia simmetrico e quindi R r = R f = R si ha

18 ing. Massimo Poli – diapositiva 18 Ritardi di salita e di discesa Analogamente a quanto fatto prima, si individuino i punti in cui v o è pari al 50% della massima escursione in tensione di uscita (v OH - v OL ); v o raggiunge i suddetti valori rispettivamente nei tempi t of50 per la transizione alto-basso e t or50 per quella basso-alto. Si individuino inoltre i punti in cui v i è pari al 50% della massima escursione in tensione di ingresso (v IH - v IL ); v i raggiunge i suddetti valori rispettivamente nei tempi t if50 per la transizione basso-alto e t ir50 per quella alto-basso (v i è unonda quadra quindi tali valori coincidono con linizio delle transizioni). Si definisce ritardo di salita pLH o tempo di propagazione basso-alto Si definisce ritardo di discesa pHL o tempo di propagazione alto- basso vivivivi vovovovo t t of50 t or50 v OH v OL t v O50% =v OL +0. 5(v OH -v OL ) v IH v IL t ir50 t if50 pLH pLH pHL pHL Si definisce inoltre ritardo di propagazione pd o tempo di propagazione la quantità Nel caso di invertitore simmetrico si parla solo di tempo di propagazione e si ha pLH = pHL = pd.

19 ing. Massimo Poli – diapositiva 19 Esempio di calcolo del tempo di propagazione Come fatto in precedenza si usa il seguente modello semplificato dellinvertitore k e per semplicità si suppone che v OH = V DD e v OL = 0, quindi Come nel caso precedente, linvertitore è stato modellato con due diverse resistenze equivalenti per la transizione basso-alto (R r ) e per quella alto-basso (R f ). Nel caso in cui linvertitore sia simmetrico e quindi R r = R f = R si ha

20 ing. Massimo Poli – diapositiva 20 Stima della massima frequenza operativa Sia T il periodo (f = 1/T la frequenza) dellonda quadra in ingresso allinvertitore, quale è il minimo periodo consentito (la massima frequenza consentita) affinché il funzionamento dellinvertitore sia garantito? Il funzionamento dellinvertitore è garantito quando è possibile ricostruire il segnale digitale di uscita, in altri termini quando è possibile discernere lo stato alto delluscita da quello basso. Dunque è sufficiente garantire che una transizione basso-alto dellingresso porti luscita al di sotto della soglia logica v SL e che una transizione alto-basso dellingresso porti luscita al di sopra della soglia logica: da questi punti in poi, trovandosi luscita in una zona di instabilità, tenderà a convergere verso i punti stabili (v oHnom, v oLnom ) più vicini al valore di tensione iniziale. In realtà, come si è discusso in precedenza, la zona di instabilità non dà assoluta garanzia del funzionamento dellinvertitore, quindi il metodo precedente offre una stima per eccesso della massima frequenza operativa. vivi vovo v oHnom v oLnom 45° v SL

21 ing. Massimo Poli – diapositiva 21 Stima della massima frequenza operativa Una stima più conservativa (per difetto) si può ottenere garantendo per luscita dellinvertitore un tempo maggiore della somma del tempo di salita e del tempo di discesa (t r + t f ); in tal caso infatti ci si troverebbe nella condizione limite in cui luscita è molto simile ad unonda triangolare. Dunque vivivivi vovovovo t T min t f90 t r10 t r90 t t f10 Garantendo un ulteriore 20% di margine la stima di T min risulta Che nellipotesi di invertitore simmetrico diviene

22 ing. Massimo Poli – diapositiva 22 Dissipazione di potenza Numero di dispositivi integrabili per chip Numero di dispositivi integrabili per chip Tipo di package Tipo di package Tipologia di sistema di raffreddamento richiesta Tipologia di sistema di raffreddamento richiesta Massima tensione e massima corrente richieste Massima tensione e massima corrente richieste In un circuito digitale (e non solo) la dissipazione di potenza è strettamente legata la calore dissipato dal circuito e allenergia richiesta da ciascuna operazione, quindi è legata a Mentre il Numero di dispositivi integrabili per chip è un problema che riguarda tutte le tipologie di circuiti digitali perché, in genere, si vuole la più alta scala di integrazione possibile, per quanto riguarda gli altri punti essi sono legati alle applicazioni specifiche. Ad esempio per un circuito digitale che viene utilizzato in un dispositivo portatile sono di primaria importanza il package (più piccolo possibile per ridurre le dimensioni), la tipologia di raffreddamento (sempre per evitare dimensioni e pesi troppo elevati) e la massima tensione e corrente richieste (per consentire una maggiore durata della batteria); mentre per un sistema non portatile è di primaria importanza la tipologia di raffreddamento (il package non è rilevante in quanto si presume si abbia tutto lo spazio che si vuole per realizzare il circuito; la massima tensione e corrente non sono rilevanti perché si suppone che lalimentazione provenga dalla tensione di rete). In definitiva, dunque, la dissipazione di potenza coinvolge la realizzabilità, il costo e laffidabilità di un circuito digitale.

23 ing. Massimo Poli – diapositiva 23 Contributi alla dissipazione di potenza Dato un circuito digitale sia V a la tensione di alimentazione (costante) e i a (t) la corrente da essa erogata. Si definisce potenza istantanea P(t) il prodotto VaVa ia(t)ia(t) Circuito digitale tale potenza è la potenza erogata, istante per istante, dallalimentazione. Si definisce potenza di picco P peak il massimo della potenza istantanea o in altri termini il prodotto della massima corrente (i peak ) erogata dallalimentazione per la tensione di alimentazione stessa V a La potenza istantanea è dunque quella grandezza che determina la massima corrente richiesta dal circuito. Quasi tutti i circuiti digitali (sono rare le eccezioni) posseggono un clock che ne scandisce le operazione. Detto T il periodo (frequenza f = 1/T) di clock di un circuito digitale si definisce potenza media P avg la potenza dissipata dal circuito in un periodo di clock Comè facile intuire, alla potenza media sono legati la tipologia di sistema di raffreddamento e la massima tensione di alimentazione richiesta e dunque la durata della batteria nei dispositivi portatili è strettamente correlata ad essa.

24 ing. Massimo Poli – diapositiva 24 Potenza dinamica Durante una transizione basso-alto lenergia totale E H erogata dallalimentazione è INV V DD icic dove con v OH e v OL si è indicata, rispettivamente, la tensione di uscita massima e minima. Solo metà dellenergia totale erogata viene immagazzinata (e quindi non viene persa) in C L il resto viene dissipata (e quindi persa) dai dispositivi che compongono linvertitore. Durante la transizione alto-basso C L perde la carica immagazzinata precedentemente (e quindi lenergia ad essa associata) che viene dissipata nei dispositivi usati per scaricare il condensatore: in questa fase lalimentazione non fornisce energia. Quindi durante una transizione completa basso-alto-basso lenergia E LH L dissipata è INV V DD icic Dato il clock di periodo T (f = 1/T) si definisce potenza dinamica Nel caso in cui v OH = V DD e v OL = 0 la potenza dinamica diviene La potenza dinamica dipende dalle capacità del circuito, dalla tensione di alimentazione e dalla frequenza operativa: cresce linearmente con la frequenza e in modo quadratico con la tensione di alimentazione.

25 ing. Massimo Poli – diapositiva 25 Potenza di cortocircuito Si definisce potenza di cortocircuito la potenza necessaria per far commutare la tensione di uscita da v OL a v OH e viceversa attraverso zone delle caratteristiche dei dispositivi corrispondenti a correnti non nulle: spesso la commutazione delluscita passa attraverso zone di funzionamento dei dispositivi in cui si crea un percorso diretto (cortocircuito) tra lalimentazione e massa, in tal caso lalimentazione eroga una corrente non nulla generando una dissipazione di potenza. Dette i cc1 (t) e i cc2 (t) le correnti di cortocircuito, rispettivamente per la transizione delluscita alto- basso e basso-alto si definisce potenza di cortocircuito P cc la quantità vivivivi vovovovo t t i cc t v OH v OL i cc1 i cc2 t1t1t1t1 t3t3t3t3 t4t4t4t4 t2t2t2t2 Nellipotesi di comportamento simmetrico le correnti i cc1 (t) e i cc2 (t) hanno un andamento uguale e quindi In generale, nei comuni circuiti digitali, la potenza di cortocircuito è molto minore della potenza dinamica

26 ing. Massimo Poli – diapositiva 26 Circuiti ASIC Vendibilità: un ASIC è progettato solo se esiste un mercato di vendita. Il tipo di mercato determina la scelta della tipologia di progetto. Vendibilità: un ASIC è progettato solo se esiste un mercato di vendita. Il tipo di mercato determina la scelta della tipologia di progetto. Produttività: il prodotto deve essere producibile con un minimo scarto (circuiti non funzionanti) e deve essere adatto a qualsiasi condizione operativa prevista dal mercato di destinazione: consumer, militare, ecc. Produttività: il prodotto deve essere producibile con un minimo scarto (circuiti non funzionanti) e deve essere adatto a qualsiasi condizione operativa prevista dal mercato di destinazione: consumer, militare, ecc. Tempo di ingresso sul mercato (time-to-market) Tempo di ingresso sul mercato (time-to-market) Costo Costo Flessibilità: la possibilità di cambiare le funzionalità del sistema senza doverlo riprogettare completamente Flessibilità: la possibilità di cambiare le funzionalità del sistema senza doverlo riprogettare completamente Prestazioni: densità di componenti integrati per IC, potenza dissipata, velocità del sistema Prestazioni: densità di componenti integrati per IC, potenza dissipata, velocità del sistema Un circuito integrato per applicazioni specifiche ASIC (Application Specific Integrated Circuit) è un circuito integrato (IC) adattato alle esigenze di una particolare applicazione, piuttosto che progettato per un uso generale. Ad esempio un chip progettato solamente per essere utilizzato in un telefono cellulare è un ASIC. Un ASIC è progettato cercando di soddisfare prima di tutto le specifiche funzionali (il modo in cui dovrà operare) e in secondo luogo cercando di ottimizzare simultaneamente vari vincoli di progetto (design constraints). I seguenti sono vincoli di progetto comunemente tenuti in considerazione (ovviamente non sono i soli):

27 ing. Massimo Poli – diapositiva 27 Tempo di immissione sul mercato (time-to-market) È il tempo necessario per portare un sistema ad uno sviluppo tale da poter essere immesso sul mercato e quindi venduto (mediamente tale tempo è fissato ad 8 mesi). La progettazione di un ASIC è preceduta da unanalisi di mercato che fornisce la cosiddetta finestra di mercato (market window), vale a dire il periodo durante il quale il sistema potrebbe avere le maggiori vendite: uno slittamento dei tempi di immissione sul mercato potrebbe produrre un enorme perdita economica da parte dellindustria che sta progettando il sistema. Si consideri il modello triangolare semplificato dei guadagni in figura. In tale modello si suppone che il tempo di vita del prodotto (2V) sia in eguale misura Previsione di guadagno Tempo in mesi Finestra di mercato Market window Incasso massimo senza ritardo di immissione I M Incasso massimo in caso di ritardo I MR Fase di crescita delle vendite Fase di diminuzione delle vendite V2V Tempo R Guadagni Immissione in tempo Immissione in ritardo ripartito tra la fase di crescita e diminuzione delle vendite (entrambe di durata V) e i guadagni sono rappresentati dallaria sottesa dal triangolo. In presenza di un ritardo R di immissione dunque si avrebbe: Guadagni senza ritardo = V ·I M Guadagni con ritardo = (2V – R)·I MR /2 Nellulteriore ipotesi esemplificativa in cui il fattore di crescita sia unitario si ha I M = V e I MR = V – R, per cui le perdite percentuali P % risulterebbero pari a P % = [V ·I M –(2V – R)·I MR /2] / (V ·I M ) ·100% = P % = [V ·I M – (2V – R)·I MR /2] / (V ·I M ) ·100% = = R (3V – R) /(2V 2 ) (es. V = 12 mesi: R = 2 mesi P % 24%; R = 4 mesi P % 44%)

28 ing. Massimo Poli – diapositiva 28 Costo Il costo di mercato S di un prodotto (il prezzo di vendita) è dato da dove C TOT è il costo totale sostenuto dallindustria per produrre quel prodotto, m è il margine di profitto desiderato e N è il numero di pezzi prodotti. Il costo totale è a sua volta legato ai cosiddetti costi non ricorrenti C NR (i costi di sviluppo e progettazione sostenuti prima dellimmissione sul mercato) e ai costi ricorrenti C R (il costo necessario alla produzione di N unità) secondo la relazione con C U si è indicato il costo per unità, vale a dire il costo affrontato per la produzione di un singolo pezzo. Come è facilmente intuibile tale costo è legato al processo tecnologico e quindi alla resa di processo, al tipo di package usato, al test e al collaudo: ogni singolo chip viene testato e collaudato, e quindi, in fase di progettazione, è necessario aggiungere dei sistemi che ne facilitano il test e collaudo come circuiti per il Built-in Self Test (BIST), contatti aggiuntivi sul die, test patterns, ecc. Contatti aggiuntivi sul die usati per il test e collaudo. Le strisce nere in figura sono le punte (molto piccole) di una macchina per il collaudo appoggiate sui contatti aggiuntivi.

29 ing. Massimo Poli – diapositiva 29 Tecnologia Il progetto di un ASIC è ovviamente fatto con strumenti software CAD che semplificano la progettazione e la fase di test funzionale mediante strumenti di simulazione circuitale. Alla fine delle simulazioni software il circuito che si trova in una fase descrittiva a livello di gate (gate-level) deve essere mappato in un circuito integrato: il modo in cui questo avviene si chiama tecnologia. La tecnologia, in genere, differisce da industria ad industria ma si possono individuare le seguenti tipologie principali

30 ing. Massimo Poli – diapositiva 30 Full-custom Il circuito è progettato in maniere completamente dedicata allapplicazione specifica: in tal caso i progettisti si occupano della disposizione dei singoli componenti e delle interconnessioni fra essi ottimizzando area e prestazioni dellintero circuito integrato. Comè facile intuire, tale approccio richiede un notevole impiego di risorse umane e strumentali e un know-how adeguato dellazienda produttrice. Inoltre i costi e i tempi di progettazione risultano elevati e giustificati solo per produzioni relativamente grandi (più di pezzi) o per applicazioni particolari. Oggi vengono prodotti con tale tecnica principalmente microprocessori e memorie da immettere nel mercato consumer. Vantaggi: Elevate prestazioni: maggiore frequenza operativa, maggior numero di componenti integrati per chip, minore potenza dissipata Elevate prestazioni: maggiore frequenza operativa, maggior numero di componenti integrati per chip, minore potenza dissipata Minore costo per unità: questo è legato alla più alta scala di integrazione e quindi alla minore area occupata dal chip (a parità di componenti). Minore costo per unità: questo è legato alla più alta scala di integrazione e quindi alla minore area occupata dal chip (a parità di componenti). Minore ingombro Minore ingombro Svantaggi: Elevati costi non ricorrenti dato che il tempo di progettazione è solitamente molto più lungo e sono necessari un più largo numero di prototipi rispetto ad altri approcci Elevati costi non ricorrenti dato che il tempo di progettazione è solitamente molto più lungo e sono necessari un più largo numero di prototipi rispetto ad altri approcci Elevati tempi time-to-market: prima che si arrivi ad una versione del circuito vendibile sul mercato passano parecchi mesi Elevati tempi time-to-market: prima che si arrivi ad una versione del circuito vendibile sul mercato passano parecchi mesi È richiesta una elevata conoscenza specialistica delle tecniche di lavorazione del silicio È richiesta una elevata conoscenza specialistica delle tecniche di lavorazione del silicio

31 ing. Massimo Poli – diapositiva 31 Semi-custom Lapproccio semi-custom fa uso di un numero molto elevato di blocchi funzionali elementari le cui interconnessioni sono lasciate appositamente incomplete dal costruttore. Il progettista, avvalendosi di strumenti CAD, definisce le interconnessioni in modo da comporre il circuito integrato adatto alle specifiche esigenze. Vantaggi (rispetto allapproccio full-custom ): Costi non ricorrenti inferiori dato che il tempo di progettazione è solitamente più breve e sono necessari un più basso numero di prototipi Costi non ricorrenti inferiori dato che il tempo di progettazione è solitamente più breve e sono necessari un più basso numero di prototipi Minori tempi time-to-market: il progettista deve solo utilizzare dei blocchi funzionali già realizzati e testati riducendo così i tempi di progettazione Minori tempi time-to-market: il progettista deve solo utilizzare dei blocchi funzionali già realizzati e testati riducendo così i tempi di progettazione È richiesta una bassa conoscenza specialistica delle tecniche di lavorazione del silicio È richiesta una bassa conoscenza specialistica delle tecniche di lavorazione del silicio Svantaggi (rispetto allapproccio full-custom) : Minori prestazioni: minore frequenza operativa, minore numero di componenti integrati per chip, maggiore potenza dissipata Minori prestazioni: minore frequenza operativa, minore numero di componenti integrati per chip, maggiore potenza dissipata Maggiore costo per unità: larea di silicio a disposizione non è interamente occupata, infatti un blocco elementari occupa unarea di silicio sicuramente maggiore di quella effettivamente richiesta dai componenti in esso contenuti Maggiore costo per unità: larea di silicio a disposizione non è interamente occupata, infatti un blocco elementari occupa unarea di silicio sicuramente maggiore di quella effettivamente richiesta dai componenti in esso contenuti Maggiore ingombro Maggiore ingombro

32 ing. Massimo Poli – diapositiva 32 Semi-custom: standard cells, gate array Standard cell (celle standard): Con lapproccio a standard cell, un circuito integrato viene realizzato mediante il posizionamento e linterconnessione di blocchi di base, denominati appunto celle standard. Con tale approccio la realizzazione di un circuito è effettuata usando solamente dei blocchi funzionali (flip-flop, full-adder, ecc.) che si trovano in una libreria software fornite dal costruttore. Ogni cella della libreria ha quindi delle caratteristiche che non possono essere modificate dal progettista che si occupa solamente del loro posizionamento e delle interconnessioni (nemmeno questultime sono totalmente libere dovendo il progettista seguire determinate regole e percorsi). Standard cell (celle standard): Con lapproccio a standard cell, un circuito integrato viene realizzato mediante il posizionamento e linterconnessione di blocchi di base, denominati appunto celle standard. Con tale approccio la realizzazione di un circuito è effettuata usando solamente dei blocchi funzionali (flip-flop, full-adder, ecc.) che si trovano in una libreria software fornite dal costruttore. Ogni cella della libreria ha quindi delle caratteristiche che non possono essere modificate dal progettista che si occupa solamente del loro posizionamento e delle interconnessioni (nemmeno questultime sono totalmente libere dovendo il progettista seguire determinate regole e percorsi). gate array (matrici di gate): la casa costruttrice fornisce via software dei circuiti integrati formati da matrici di transistori o gate più complessi (ma comunque tutti uguali) e il progettista stabilisce solamente le intercon- nessioni tra essi. gate array (matrici di gate): la casa costruttrice fornisce via software dei circuiti integrati formati da matrici di transistori o gate più complessi (ma comunque tutti uguali) e il progettista stabilisce solamente le intercon- nessioni tra essi.

33 ing. Massimo Poli – diapositiva 33 Programmabili Con questo approccio il progettista acquista un circuito integrato già pronto alluso. Il compito del progettista è solo quello di stabilire, attraverso la programmazione del chip, quali interconnessioni attivare e quali disattivare. La diversa procedura di programmazione (EPROM, E 2 PROM, SRAM, ecc.) e la tipologia di tecnologia distingue diverse famiglie di dispositivi programmabili nelle principali tipologie: Complex Programmable Logic Device (CPLD), Field Programmable Gate-Array (FPGA), Memorie. Vantaggi (rispetto ai precedenti ): Costi non ricorrenti bassi dato che la progettazione è molto più breve e non sono richiesti prototipi (la maggior parte di tali dispositivi si possono programmare più volte) Costi non ricorrenti bassi dato che la progettazione è molto più breve e non sono richiesti prototipi (la maggior parte di tali dispositivi si possono programmare più volte) Bassi tempi time-to-market: il progettista deve solo utilizzare dei blocchi funzionali già realizzati e testati riducendo così i tempi di progettazione Bassi tempi time-to-market: il progettista deve solo utilizzare dei blocchi funzionali già realizzati e testati riducendo così i tempi di progettazione Non è richiesta alcuna conoscenza specialistica delle tecniche di lavorazione del silicio Non è richiesta alcuna conoscenza specialistica delle tecniche di lavorazione del silicio Svantaggi (rispetto ai precedenti) : Basse prestazioni: minore frequenza operativa, numero di componenti integrati per chip fissato, maggiore potenza dissipata Basse prestazioni: minore frequenza operativa, numero di componenti integrati per chip fissato, maggiore potenza dissipata Costo per unità approssimativamente 1 fisso: il dispositivo programmabile ha un costo fisso a prescindere dal numero di pezzi prodotti (questo rende i dispositivi programmabili adatti a piccoli numeri di pezzi) Costo per unità approssimativamente 1 fisso: il dispositivo programmabile ha un costo fisso a prescindere dal numero di pezzi prodotti (questo rende i dispositivi programmabili adatti a piccoli numeri di pezzi) Alto ingombro Alto ingombro 1 Molte ditte fanno prezzi di vendita diversi a seconda del numero di chip acquistati.

34 ing. Massimo Poli – diapositiva 34 Field Programmable Gate-Array (FPGA) Un Field Programmable Gate-Array (FPGA) è un chip che contiene blocchi logici e interconnessioni programmabili. I blocchi di logica programmabile (logic blocks) possono essere configurati per agire da blocchi logici di base (AND, OR, XOR, NOT, flip-flop, multiplexer) oppure da funzioni combinatorie più complesse, ad esempio decoder o funzioni matematiche elementari. I blocchi di logica programmabile conservano la programmazione in elementi di memoria come flip-flop oppure, nei modelli più complessi, in memorie statiche (SRAM): interconnessioni gerarchiche tra blocchi logici consentono al progettista di effettuare qualunque funzione logica richiesta. {interconnessioni { matrici di interruttori interruttori controllati da SRAM

35 ing. Massimo Poli – diapositiva 35 Tabella sinottica ASICs Unità prodotte C NR CRCRCRCR TMTMTMTMPrestazioni Full-custom> AltoBassoAltoElevate Semi-custom Standard cell Da a Semi-custom Gate array Da a Programmabili<20.000BassoAltoBassoMinori


Scaricare ppt "Ing. Massimo Poli – diapositiva 1 Elettronica digitale, analogica e di potenza Lelettronica nel suo complesso è suddivisibile in tre grandi settori: elettronica."

Presentazioni simili


Annunci Google