Laboratorio di Architettura Degli Elaboratori1 Macchine a stati finiti – un automa di Mealy generale con 1 bit d’ingresso, 1 di uscita e 2 di stato.

Slides:



Advertisements
Presentazioni simili
MULTIVIBRATORI BISTABILI
Advertisements

Dalla macchina alla rete
Capitolo 4 Logica sequenziale
Cassaforte asincrona con retroazioni dei FF SR La Cassaforte asincrona è una rete che una volta ricevuti in ingresso le combinazioni , invia un.
Circuiti sequenziali Capitolo 5.
Circuiti sequenziali ad impulsi
3 a lezione - laboratorio a.a Corso di Laurea Ingegneria MECCANICA.
Introduzione ai circuiti sequenziali
Circuiti di memorizzazione elementari: i Flip Flop
Bus e interconnessione fra registri
Analisi e sintesi di circuiti combinatori
Sintesi con circuiti LSI-MSI
Analisi e Sintesi di circuiti sequenziali
Argomenti complementari Capitolo 9. Clock Skew Se vi sono dei ritardi sulla linea del clock il funzionamento del circuito potrebbe risentirne pesantemente.
PSPICE – simulazione codificatori e decodificatori, MUX - DEMUX
PSPICE – Circuiti sequenziali principali
Flip-flop e Registri.
Porte Logiche Open Collector e Connessione Wired-OR
Macchine sequenziali.
Dalla macchina alla rete: reti LLC
Macchine sequenziali.
Uso di openafs Come usare il tool openafs per accedere e gestire i propri files sotto AFS.
Convertitore A/D e circuito S/H
Sintesi con circuiti LSI-MSI. Realizzazione di reti combinatorie mediante Multiplexers Un multiplexer (MPX ) é una rete combinatoria con N ingressi, una.
Il Linguaggio Macchina
Analisi e sintesi di circuiti combinatori. Reti combinatorie.
Prima e Seconda Forma Canonica
Rete Sincrona Una rete sequenziale sincrona, è dotata di un ingresso E, di un segnale di Clock e uno di reset. Ad ogni fronte del Clock, deve essere campionato.
Una rete sequenziale asincrona è dotata di due
Contatore: esempio di circuito sequenziale
Automi LAVORO SVOLTO DA MARIO GERMAN O
TRASDUTTORI E SENSORI.
Simulatore Breve riassunto dei comandi più importanti del simulatore MPLAB.
RETE ASINCRONA Una rete sequenziale asincrona prende in ingresso due segnali X2 e X1 emessi da un telecomando e, in base alle combinazioni successive di.
Programma di Informatica Classi Prime
VHDL per FPGA Courtesy of S. Mattoccia.
SAS® OnDemand for Academics SAS Studio
Prima di iniziare… Durata attività: due lezioni frontali + una lezione laboratorio + compiti per casa Prerequisiti: elementi base architettura dei calcolatori.
LABVIEW Sommario Che cosa è uno strumento virtuale (VI) creato con LABVIEW Parti di un VI: pannello frontale diagramma a blocchi Confronto tra il principio.
Traformazioni fra Bistabili e Registri
Metodologia Top_Down Lo PSpice A/D offre la possibilità di progettare con la metodologia TOP-DOWN. Progettare in Top-Down significa progettare stabilendo.
Informatica 3 V anno.
Selezionare dal Menu “Strumenti” la voce “Servizi”
Università degli studi di Parma Dipartimento di Ingegneria dell’Informazione Politecnico di Milano © 2001/02 - William Fornaciari Reti Logiche A Lezione.
Algebra di Boole.
Circuiti di memorizzazione elementari: i Flip Flop
ARCHITETTURA DEI SISTEMI ELETTRONICI
Dalla macchina alla rete: reti LLC. Dalla macchina alla rete Per realizzare una macchina sequenziale è necessario –Codificare gli insiemi I,S,O con variabili.
Architettura degli Elaboratori 1
A.S.E.24.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 24 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
Reti Sequenziali Corso di Architetture degli Elaboratori Reti Sequenziali.
Vincenza Ferrara - Dicembre 2007 Fondamenti di Matematica e Informatica Laboratorio Informatica I anno a.a
UNIVERSITÀ DI BERGAMO FACOLTÀ DI INGEGNERIA UNIVERSITÀ DI BERGAMO FACOLTÀ DI INGEGNERIA UNIVERSITÀ DI BERGAMO FACOLTÀ DI INGEGNERIA Dispositivi per il.
TEORIA DEGLI AUTOMI Una macchina sequenziale a stati finiti o AUTOMA a stati finiti è un sistema sequenziale che ha un insieme finito di stati interni,
Prof. Bruno Riccò D.E.I.S. Università di Bologna 1 Sistemi elettronici: una panoramica.
Calcolatori Elettronici
CODIFICATORI (Encoder)
Le basi di dati.
Laboratorio di Architettura Degli Elaboratori1 PSPICE – simulazione di circuiti combinatorii Decodificatore e Multiplexer.
Parsing ricorsivo discendente Il parsing ricorsivo discendente (recursive descent parsing) è un metodo di tipo top-down che può essere facilmente codificato.
Tabelle Pivot Foglio elettronico. Introduzione Creazione di una tabella Pivot Vediamo come si deve operare per ottenere dalla nostra tabella un report.
IL PACCHETTO ORCAD Strumenti CAD-CAM per il progetto di circuiti elettronici.
Laboratorio di Architettura Degli Elaboratori1 PSPICE – simulazione di circuiti digitali.
Istruzioni e algoritmi. Istruzioni Operative I passi elementari che compongono l’algoritmo sono le istruzioni. Distinguiamo: Istruzioni di input Istruzioni.
Flip flop sincronizzati Spesso l’eventuale cambiamento di stato di un flip-flop non si fa coincidere con l’istante in cui si modificano i valori dei bit.
La funzione CASUALE. Gli istogrammi.
Aprile 2015Architettura degli Elaboratori - Mod. B - 2. Macchina di Mano1 Logica di controllo “hardwired”
Calliope-Louisa Sotiropoulou I NTRODUZIONE ALLA T ECNOLOGIA D ELL ’FPGA F IELD P ROGRAMMABLE G ATE A RRAYS PISA, 02/03/2016 Marie Curie IAPP Fellow - University.
PLL - phase-locked loop Circuito elettrico ampiamente utilizzato nell'elettronica per le telecomunicazioni. Permette di creare un segnale la cui fase ha.
Laboratorio di Architettura Degli Elaboratori1 PSPICE – Circuiti sequenziali.
Transcript della presentazione:

Laboratorio di Architettura Degli Elaboratori1 Macchine a stati finiti – un automa di Mealy generale con 1 bit d’ingresso, 1 di uscita e 2 di stato.

Laboratorio di Architettura Degli Elaboratori2 Il livello top del circuito È bene ricordare che al livello top un automa a stati finiti si caratterizza con un “black box” in cui compaiono solo i bit di ingresso e di uscita, analogamente a quanto accade in un circuito combinatorio. La differenza da un circuito combinatorio sta nell’operazione del circuito, che risulta rispondere, nel tempo, in modi diversi, seguendo un suo stato interno, che, a sua volta, cambia in funzione dei segnali che vengono dall’esterno portati in ingresso all’automa Questo livello top può anche non essere disegnato, per semplificare la gerarchia del disegno. Difatti esso sarebbe necessario soltanto se dovesse essere utilizzato in un progetto più ampio, in cui l’automa venisse utilizzato insieme ad altri componenti automa in out

Laboratorio di Architettura Degli Elaboratori3 Il progetto gerarchico (top/down) Funzione prossimo stato: in funzione dello stato attuale e dell’ingresso determina il prossimo stato Il disegno della slide precedente va sviluppato identificando delle funzionalità con cui può essere realizzato Funzione di uscita: in funzione dello stato attuale e dell’ingresso determina il prossimo stato. Blocco ritardo (registro) Per disegnare questi blocchi occorre accedere, nel menù principale, alla funzione draw block nel menù draw ovvero all’icona grafica apposita Questa funzione collocherà un rettangolo che rappresenta il blocco che si vuole inserire e che verrà disegnato all’interno soltanto dopo. Il blocco può essere ridimensionato Collegando dei fili (draw wire) si individeranno gli ingressi (a sinistra) e le uscite (a destra) del circuito, che possono anche essere dei bus, con più fili.

Laboratorio di Architettura Degli Elaboratori4 Il blocco funzione prossimo stato Il blocco in questione accetta in ingresso l’input dell’automa e lo stato attuale In uscita il blocco produrrà il prossimo stato dell’automa (2bit) I due bit di stato conviene trattarli come un bus, per semplicità di disegno Il programma assegna ai pin interni un nome arbitrario che converrà cambiare per rendere il disegno poiù comprensibile

Laboratorio di Architettura Degli Elaboratori5 I blocchi dell’automa Gli altri blocchi sono: Funzione di uscita: in funzione dello stato attuale e dell’ingresso determina il prossimo stato. Gli ingressi sono gli stessi del blocco prossimo stato, e l’uscita è l’uscita, ad 1 bit, dell’automa. Sarebbe molto semplice avere un’uscita a 2 o più bit. Registro a 2 bit come ritardo sulla linea dei bit di stato. Questo registro ha bisogno di una inizializzazione per mettere l’automa in uno stato iniziale noto.

Laboratorio di Architettura Degli Elaboratori6 Connessione tra i blocchi dell’automa Disegnati i blocchi necessari e definita la struttura di ingresso/uscita a questo livello, non rimane altro da fare che connettere tra di loro i blocchi disegnati, secondo lo schema classico di un automa. Successivamente possiamo introdurre in ingresso lo stimolo x ad 1 bit ma anche il clear del registro, da usare per l’inizializzazione, e l’en, l’abilitazione del registro per controllare le transizioni di stato.

Laboratorio di Architettura Degli Elaboratori7 Il livello successivo delle gerarchia: la funzione prossimo stato Disegnato il blocco, per entrare al suo interno e disegnare la logica che esso comprende, occorre fare click 2 volte sul blocco ovvero, selezionato il blocco, nel menù navigate selezionare la funzione push (shortcut F2). Ne viene richiesto il salvataggio e poi viene aperto il nuovo disegno. Navigate push (f2) La funzione prossimo stato è realizzata nella forma SOP, in due stadi, utilizzando un decoder che fornisce tutti i prodotti a 3 variabili e le porte OR necessarie ad ottenere la funzione desiderata sotto forma di somme di prodotti. Alterando la composizione di questa parte soltanto della rete si può ottenere una funzione arbitraria, a caso, ovvero realizzare la funzione di un automa specificato in anticipo

Laboratorio di Architettura Degli Elaboratori8 Il livello successivo delle gerarchia: la funzione di uscita Anche la funzione di uscita è realizzata nella forma SOP, in due stadi, con decoder e porte OR. La realizzazione ed il disegno così realizzato si prestano a modificare semplicemente le due funzioni viste, cambiando così arbitrariamente la funzione sintetizzata, semplicemente allocando opportunamente le porte OR

Laboratorio di Architettura Degli Elaboratori9 Il livello successivo delle gerarchia: il decoder 3:8 Il decoder 3:8 non presenta particolari difficoltà di disegno. È già stato realizzato in un formato diverso.

Laboratorio di Architettura Degli Elaboratori10 Il registro a 2 bit con clear ed abilitazione Il registro a 2 bit può essere realizzato all’interno nel modo indicato, utilizzando dei registri singoli master slave con clear ed abilitazione

Laboratorio di Architettura Degli Elaboratori11 Il registro Master Slave a 1 bit con clear ed abilitazione Il singolo registro ad 1 bit può essere realizzato nel modo indicato. Il clear così realizzato si dice “sincrono” perché per avere effetto occorre che esso sia attivo quando l’abilitazione (en) è attiva e viene quindi sincronizzato da questa.

Laboratorio di Architettura Degli Elaboratori12 Il singolo stadio del registro master slave Si tratta del semplice f/f di tipo data con enable.

Laboratorio di Architettura Degli Elaboratori13 La simulazione Dando opportuni segnali in ingresso come si può ricavare dal plot, la simulazione mostra le transizioni di stato in corrispondenza degli ingressi forniti. Per ricostruire il diagramma a bolle dell’automa occorrerà poi dare opportune sollecitazioni. Lo studente deve ricavare questo diagramma a bolle.