Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015 XRF and XAFS Sample Goa l: Development of a versatile detector based on arrays of Silicon Drift Detectors and low-noise electronics for Synchrotron applications Project funded by Italian INFN (start: 1 st Jan. 2015) The ARDESIA collaboration Politecnico and INFN-Milano, Italy INFN-LNF, Frascati, Italy TIFPA-FBK, Trento, Italy ARDESIA development: detector processing electronics data Acquisition system preliminary experiments at beamlines

Carlo Fiorini, Politecnico di Milano and INFN XAFS16 – 26 th of August 2015  detectors and electronics challenges: higher count rate capability o detector segmentation in larger number of channels o increase of count-rate capability per channel (>1Mcounts/s/ch) (still) good energy resolution o optimum energy resolution close to Fano limit (  o better resolution, close to optimum one, at high count rates better signal processing (e.g. rate optimization, reconstruction/rejection events shared among units) better detection efficiency at higher energies High-rate performances of current X-ray fluorescence detectors challenged by ongoing machine upgrades or future sources (a factor to beam-on-sample fluxes increase expected) Operations at larger energies also expected Motivations:

Carlo Fiorini, Politecnico di Milano and INFN XAFS16 – 26 th of August 2015 Examples of available multi-element SDD systems (1) Hitachi Vortex- ME 4 SDD/ASIC e Xpress 3 processor PN-DETECTORS SDD-600 Field Active area 6 x 100 mm 2 typ. 138 MnK, -20 °C P/B up to 15,000 Input count rate up to 6 Mcps SGX - SENSORTECH Active area 6 x 100 mm 2 DESY Active area 7 x 5 mm 2

Carlo Fiorini, Politecnico di Milano and INFN ICXOM23, BNL, USA, 17 th of Sept Examples of available multi-element SDD systems (2) BNL SDD XRF Detector 64 SDDs (20m 2 each) bonded to 4 ASICS (16 Channels). SDD RedSoX INFN-TS, Elettra, UniTS, PoliMI, INFN-MI, FBK ASIC

Maia Microprobe for Elemental Mapping Silicon sensor array (384 units-1mm 2 each) Low-noise amplifier array Peak-detector and event de-randomizer array Real-time processor Energy resolution: 260eV Count rate:  12 Mcounts/s (  50 Mcounts/s?) (C.G.Rayan, et al., Journal of Physics, 499, 2014) (  130 kcps/s/ch.)

Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015 Monolithic array of many units compact, low dead area high-rate capability complex, yield issues many readout channels Array of single units simple, modular large dead area few readout channels  Approach for ARDESIA design trade off Assembly of monolithic arrays of few units simple, modular high-rate capability medium/large dead area readout channels  monolithic chip of 4 SDDs area single SDD:  25mm 2 readout: 4 channels CUBE max. output rate:  0.5Mcps/ch. (analog)  1-3Mcps/ch. (digital) energy resolution: < 150eV Possible configurations: X-ray beam sample X-ray beam sample X-ray beam sample 16mm 32mm max rate  12Mcps max rate  48Mcps max rate  108Mcps

Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015 List of requirements Energy range: 0.2keV – 25keV (Si detection region) Energy resolution vs. counting rate: i) best resolution (e.g.  ) at moderate rates ii) maximized throughput (e.g.  1Mcps/ch.) with <150eV Geometrical constraints: –fitting synchrotron exp. chamber (e.g. 60 mm max. flange inner diameter) –scattering minimization (“90° geometry”) –maximize count rate (detector close to the sample, e.g. 1cm) Peltier cooler, better if operations close to room T Operations in vacuum or in air (with window) Modularity, scalability, easy replacement of units ARDESIA specifications document available

Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015 A=25mm 2 low leakage FBK technology (200pA/cm 2 ) CUBE trapezoidal shaping 20°C -40°C -30°C -20°C -10°C 0°C 10°C Peaking time [  s] Low-leakage SDDs and CUBE: simulated performances count rate capability best resolution highest rate

Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015 Low-energy X-ray characterization (preliminary) ARDESIA can well operate in the medium-soft X-ray energy region

Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015 Rivelatore: attività proposta per il 2016 Run di produzione rivelatori in silicio spesso (1mm)

Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015

Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015 Double Peltier cooling and vacuum compatible Preliminary design of possible detector assembly Thermal simulations

Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015 Adattamento della camera sperimentale: Frascati Sviluppo del sistema di rivelazione (meccanica, raffreddamento, connettori, cavi, schede elettroniche, ecc.: Milano Sistema di rivelazione: attività proposta per il 2016 Sviluppo prototipo per i test al sincrotrone

Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015 ARDESIA readout electronics: analog and digital ARDESIA will provide an analog solution as baseline with an ASIC It will be also fully compatible and tested using Digital Pulse Processors DAQ compatible with synchrotron beamlines experimental setup ASICDPP suitable for large number of channels lower cost limited max. count rate (<0.5Mcps/ch.) larger max. count rate (1-3Mcps/ch.) ‘popular’ in synchrotron lines expensive (5-20keuros/ch.)

Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015 CMOS Preamplifier ‘CUBE’ SDD CUBE SDDCUBE the whole preamplifier is connected close to the SDD (and not only the FET): the remaining part of the electronics (the ASIC of analog processing or a DPP) can be placed relatively far from the detector (even cm) the high transconductance of the input MOS compensates the larger capacitance introduced in the connection SDD-FET (L. Bombelli, et al., NSS Conf. Rec., 2011) Digital pulse processing Analog pulse processing (R.Quaglia, et al., TNS, 2015) 10 mm 2 SDD T= -40°C ENC 2  CT2CT2 gm 1  reminder

Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015 Readout ASIC architecture (2015) analog channel features:  16 channels  Filter topology: semi-gaussian analog shaping-amplifier 9° order  programmable peaking times: 200 ns (fast shaper), 500 ns, 1 µs, 2 µs, 3 µs Programmmable gains to accomodate different energy ranges  Polling data multiplexing (16:1, 8:1, 4:1) at 10MHz (max. 1.6  s readout cycle)  Pile-up rejector  Count rate monitor  internal 12 bits ADC for direct digital output  technology: AMS CMOS 0.35 µm 3.3 V

Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015 events derandomizer and polling multiplexer pile-up rejector

Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015  12-bit resolution  Fully-differential  Charge-redistribution  Bridge-capacitor CAP-DAC  Monotonic switching procedure  4-5 MS/s sampling rate  Serial streamout  0.42 mm 2 active area  connected to the 16:1 MUX (to be extended to 8:1, 4:1 options to increase rate) Integrated ADC Motivations: The ASIC may supply data already in digital format in the hostile synchrotron background It can simplify the DAQ in several acquisition modalities

Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015 Piano di lavoro per gli ASIC in ARDESIA 2016 CUBE (preamplificatore CMOS) 2015 abbiamo disegnato un chip CUBE 4ch. ‘safe’ per il primo prototipo ARDESIA (luglio 2015, test entro 2015) prevediamo di disegnare un prototipo 4ch. più avanzato (aprile 2016), dopo i risultati del test del prototipo 2015 e per implementare dei miglioramenti ‘rischiosi’ in corso di prototipazione su CUBE singoli ASIC di processamento analogico 2015 si è partiti da un prototipo di circuito esistente del 2014 (SFERA) e si è disegnato un prototipo per ARDESIA (pileup rejector, MUX, ADC, ecc.) (luglio 2015, test ottobre 2015) 2016 a valle della sperimentazione con il rivelatore ARDESIA (soprattutto in misure ad alto rate) sarà revisionato il disegno (es. ottimizzazione PUR, tempo di shaping più corto, reset asincrono dei CUBEs, ADC integrato x2/x4, conteggio eventi in finestre energetiche, ecc.) (giugno 2016)

Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015 Chassis: PXIe-1082 Controller: PXIe-PCIe 8381 DAQ module: NI PXI analog input, 10 Ms/s/ch, 12 bit Digital adapter module + FLEX-RIO: NI 6585: 32 LVDS digital I/O 200 MHz NI PXIe-7962: Virtex-5 SXT FPGA DAQ status 2015: DAQ per ASIC acquistato e codice LabVIEW sviluppato a Milano (Marzo 2015) DAQ con DPP XIA 4ch. ordinato a Frascati (Luglio 2015)

Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015 DAQ: attività proposta per il 2016 Acquisizione scheda DPP per setup di sviluppo a Milano XIA- XMAP 4-Channel DXP with Mapping Features in Extended Compact PCI (PXI) Format Scheda NI PXIe-5171R – 8-channels – in Extended Compact PCI (PXI) Format due opzioni: decisione dopo valutazione

Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015 Attività di promozione di ARDESIA “ARDESIA: an X-ray Spectroscopy detection system for synchrotron experiments based on arrays of Silicon Drift Detectors”, oral presentation at the Meeting "X-ray Spectroscopy Detectors for Present and Future Synchrotron Storage rings: Opportunities for Horizon 2020“, Paris, 16 March “ARDESIA: an X-ray spectroscopy detection system based on arrays of Silicon Drift Detectors for synchrotron experiments”, seminar at ESRF, "Spectroscopy meeting" series, June “New trends in ASICs development for Photon Science”, invited talk at the IWORID conference 2015, Hamburg, Germany, June “New trends and challenges for detectors and electronics for XAFS”, invited talk at the XAFS16 conference, Karlsruhe, Germany, August “New development of silicon drift detectors and readout electronics for high-resolution and high-count rate X-ray spectroscopy”, invited talk at the IXCOM conference 2015, Brookhaven National Laboratory, USA, September ARDESIA logo and WEB site (Frascati):

Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015

Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015

Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015

Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015 ARDESIA: piano di lavoro 2015 studi preliminari su rivelatore, elettronica e modulo (completati, doc. preparato) disegno e produzione delle matrici SDD (in corso) produzione Cube 4 canali (in corso) produzione ASIC di lettura analogica (in corso) ceramiche per rivelatore: fatte due produzioni del disegno in PCB e prove di bonding; versione in ceramica in produzione (ordine in corso) produzione e montaggio primo modulo di rivelazione (dicembre 2015) DAQ per ASIC a Milano sviluppato e DAQ con DPP a Frascati ordinato 2016 produzione schermi e finestre modulo di rivelazione (febbraio 2016) sperimentazione primo modulo di rivelazione, anche con luce di sincrotrone (gennaio-giugno 2016) nuova produzione SDD in silicio spesso 1mm (inizio giugno 2016) revisione degli ASIC e nuova produzione (ottobre 2016) revisione modulo di rivelazione e nuova produzione (dicembre 2016) sviluppo DPP a Milano e confronto con ASIC analogico (dicembre 2016)

Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015 Unità partecipanti C.Fiorini (PO) 0.6FTE G. Ripamonti (PO) 0.4FTE D. Giove (PA)0.2FTE P.Busca (Assegnista)1.0FTE G.Bellotti (Dottorando)1.0FTE A.Grande (Dottorando)1.0FTE P.Trigilio (Dottorando)1.0FTE Totale5.2 FTE N.Zorzi (Ricercatore) 0.25FTE M.Boscardin (Ricercatore) 0.15FTE A.Picciotto (Ricercatore) 0.3FTE F.Ficorella (Ricercatore) 0.3FTE Totale 1.0 FTE Totale esperimento 8.1 FTE A.Balerna (Primo Ric.)0.8FTE E.Bernieri (Ric.)0.2FTE S.Mobilio (PO) 0.8FTE C. Vaccarezza (Primo Tecn.)0.1 FTE Totale 1.9 FTE

Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015 Dettaglio richieste 2016 Milano

Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015 Dettaglio richieste 2016 LNF

Carlo Fiorini, Politecnico di Milano and INFN ARDESIA - CSN5 – 30 settembre 2015 Dettaglio richieste 2016 TIFPA