martedi 8 novembre 2005 Consorzio COMETA “Progetto PI2S2” UNIONE EUROPEA Un Framework in Ambiente Grid per la Progettazione di Sistemi Embedded Vincenzo Catania

martedi 8 novembre 2005 Consorzio COMETA “Progetto PI2S2” UNIONE EUROPEA Team di lavoro  Gianmarco De Francisci Morales  Alessandro Di Nuovo  Maurizio Palesi  Davide Patti

martedi 8 novembre 2005 Consorzio COMETA “Progetto PI2S2” UNIONE EUROPEA Embedded Systems

martedi 8 novembre 2005 Consorzio COMETA “Progetto PI2S2” UNIONE EUROPEA Evoluzione dei Circuiti Integrati 1958 Texas Instruments 5 componenti 1972 Intel 4004 Freq. di clock: 108 KHz # Transistors: 2,300 # I/O pins: 16 Technologia: 10μm 2000 Intel Pentium 4 Freq. Di clock: 1.5 GHz # Transistors: 42 milioni Technologia: 0.18μm 2006 Intel Core 2 Duo Freq. Di clock: 3.73 GHz # Transistors: 1 miliardo Technologia: 65nm

martedi 8 novembre 2005 Consorzio COMETA “Progetto PI2S2” UNIONE EUROPEA La Legge di Moore  Il numero di transistor che può essere integrato su un die di silicio raddoppia ogni 18 mesi

martedi 8 novembre 2005 Consorzio COMETA “Progetto PI2S2” UNIONE EUROPEA Productivity Gap Productivity Trans. / Staff. Month ,000 10, ,000 1,000,000 10,000, ,000,000 Logic transistors per chip (K) ,000 10, ,000 1,000,000 10,000, Logic Tr./Chip 58% / Yr. compound complexity growth rate Tr./S.M 21% / Yr. compound productivity growth rate Productivity gap

martedi 8 novembre 2005 Consorzio COMETA “Progetto PI2S2” UNIONE EUROPEA Evoluzione delle Metodologie di Progettazione  Block-based design (BBD) ASIC/ASSP Design System-Board Integration Yesterday Bus Standards, Predictable, Preverified Today VSI Compatible Standards, Predictable, Preverified IP/Block Authoring System-Chip Integration

martedi 8 novembre 2005 Consorzio COMETA “Progetto PI2S2” UNIONE EUROPEA Riutilizzo di Piattaforme  Approccio alternativo: Riutilizzo di piattaforme SoC Progettate, integrate, testate Specifiche per domini applicativi Parametriche  Ruolo del progettista Mappare l’applicazione Configurare il sistema Eseguire l’applicazione Parameterized SOC CPUMemory JPEG CODEC Math/FPU UART MMX BRIDGE

martedi 8 novembre 2005 Consorzio COMETA “Progetto PI2S2” UNIONE EUROPEA Piattaforme SoC Commerciali  ATI Technologies – XILLEON™ 220 (Digital Set-top Box)  Tensilica – Xtensa™ 1040 (processori con IS configurabile)  Philips Semiconductors – Nexperia™ (Multimedia)  Adelante Technologies (Applicazioni DSP)  Molte altre…

martedi 8 novembre 2005 Consorzio COMETA “Progetto PI2S2” UNIONE EUROPEA Fotocamera Digitale A/D CCD Memory D/A JPEG Codec DMA MIPS UART I$ D$ Bridge LCD driver Size Associativity Block size Width encoding TX/RX buf size Pixel width >10 25 configurazioni

martedi 8 novembre 2005 Consorzio COMETA “Progetto PI2S2” UNIONE EUROPEA Insieme di Pareto Tempo di interscatto Potenza dissipata Soluzione a più alte prestazioni Soluzione non raggiungibile (ottimo per entrambi gli obiettivi) Soluzione non dominata Soluzione dominata Soluzione a minore dissipazione di potenza

martedi 8 novembre 2005 Consorzio COMETA “Progetto PI2S2” UNIONE EUROPEA EPIC Explorer Trimaran Infrastructure Trimaran Infrastructure Estimation Models Estimation Models System Conf. Application Characterization Library AreaPowerEnergyCycles… Inputs Outputs EPIC Explorer Exploration Engine Exploration Engine Tuning system/mem parameters Simulation results Performance metrics Optimization metrics Memory Conf. Pareto Confs Pareto Confs

martedi 8 novembre 2005 Consorzio COMETA “Progetto PI2S2” UNIONE EUROPEA Algoritmi Genetici Stop criteria

martedi 8 novembre 2005 Consorzio COMETA “Progetto PI2S2” UNIONE EUROPEA Trimaran Infrastructure Trimaran Infrastructure Estimation Models Estimation Models Trimaran Infrastructure Trimaran Infrastructure Estimation Models Estimation Models Trimaran Infrastructure Trimaran Infrastructure Estimation Models Estimation Models Trimaran Infrastructure Trimaran Infrastructure Estimation Models Estimation Models Trimaran Infrastructure Trimaran Infrastructure Estimation Models Estimation Models Trimaran Infrastructure Trimaran Infrastructure Estimation Models Estimation Models Trimaran Infrastructure Trimaran Infrastructure Estimation Models Estimation Models Trimaran Infrastructure Trimaran Infrastructure Estimation Models Estimation Models Tempo di valutazione di una popolazione 1 processore 2 processori

martedi 8 novembre 2005 Consorzio COMETA “Progetto PI2S2” UNIONE EUROPEA Implementazione nella Grid

martedi 8 novembre 2005 Consorzio COMETA “Progetto PI2S2” UNIONE EUROPEA Parallelizzazione  Speed-up massimo teorico determinato dalla legge di Amdhal P: porzione parallela N: numero di processori

martedi 8 novembre 2005 Consorzio COMETA “Progetto PI2S2” UNIONE EUROPEA Numero di processori Tempo di esplorazione normalizzato

martedi 8 novembre 2005 Consorzio COMETA “Progetto PI2S2” UNIONE EUROPEA Conclusioni e Sviluppi Futuri  Esplorazione multi-benchmark  Investire sulla riduzione dell’overhead Middleware  Parallelizzazione degli algoritmi di esplorazione