EFFETTI DELLA RADIAZIONE SUI DISPOSITIVI ELETTRONIC (II)

SEU: Quali particelle sono piu’ pericolose? Nuclei: alta ionizzazione (LET, in MeVcm 2 /mg) Adroni: ionizzazione minore, ma interazione nucleare. Frammenti nucleari prodotti nel Si. Sopra a 20 MeV, n,p equivalenti. p,n N SEU: non e’ un evento distruttivo; fino a certi livelli puo’ essere tollerato Quanto e’ frequente ? Ambiente (tipo di particelle, fluenza) Tipo di dispositivo Single Event Upset (SEU)

Emax del frammento aumenta con E del n,p Un protone o un neutrone non hanno abbastanza LET da causare un SEU. Pero’…..

n+ source drain drift diffusion

010 Drain dei transistor

 non e’ il flusso ma le fluenza: Flusso * tempo ( particelle/cm 2 ) Siccome ciascun ione ha una sua Let in Si, un modo conveniente per testare Un dispositivo per i LET e’ andare presso un acceleratore di ioni e usare Diversi tipi di ione, cosi’ posso caratterizzare il mio dispositivo.

Di solito il risultato della s in funzione di LET viene fittato con la legge di Weibull: E dep – E 0 s W -( ) 1 - e  =  0 ( ) W e s sono I parametri di shape  0 e’ la sezione d’urto di saturazione E 0 e’ l’energia di soglia Per trasformare I dati da LET a E dep occorre una calibrazione che tenga conto dello spessore sensibile del dispositivo. Una volta calcolato la  0 e’ possibile predire il numero di SEU/bit:  0 /  Conf  bits) Se adesso dobbiamo stimare il numero di errori in un ambiente in cui la radiazione e’ data da protoni, dobbiamo tenere in conto la LET dovuta a protoni di quell’energia. La saturazione corrisponde alla situazione in cui tutte le regioni del dispositivo vanno in upset quando sono colpite da uno ione  una maggior LET non comporta alcuna modifica Rate SEU =  (protoni) *  0 * fact * time

N. B. Se considero  0 e lo divido per il numero di nodi sensibili del dispositivo ottengo le dimensioni della singola area sensibile. Se moltiplico per lo spessore della device ottengo SV. “fact” e’ un fattore che tiene conto della probabilita’ che un singolo protone possa dare origine nel dispositivo a una LET sopra quella di soglia. In realta’ Serve un’accurata simulazione di Montecarlo per avere questo parametro. ( leggetevi M. Huthinen and F. Faccio, Nucl. Instr. and Meth., A, 450 (2000), 155 )

SEU dipende da due caratteristiche del dispositivo: SV: il sensitive volume entro cui la ionizzazione deve avvenire per creare problemi; Ec: l’energia minima che va depositata entro il SV affinche’ si abbia il SEU. Mip in SI ha una LET di 3.9 MeV/cm. Per uno ione LET va come Z 2

SRAM: informazione persistente, finche’ il dato non viene riscritto oppure la tensione di alimentazione viene meno. Costosa, veloce. Usate per le cache. Nessun refresh nessuna perdita di carica. Costruzione complessa. 2 transistor per un bit. Funzionano meglio per I SEU: un transistor sempre acceso. In competizione col SEU

Address line gnd Bit line = 0,1 = 1 (transistor acceso) Trasf carica al condensatore (= 1,0) WRITE DRAM: il dato necessita di refresh. Viene immagazzinato come carica di un condensatore. Il condensatore si scarica  refresh. 1 bit per condensatore. Economica ma lenta, circuito di refresh necessario Sensibili ai SEU: passive charge storage, the logic state can be easily corrupted. Due tipi di memorie RAM

Per le SRAM a tecnologia 0.13  m, la  0 e’ circa ( /bit/cm 2 ), per fasci di Protoni con E>20 MeV ed e’ all’incirca lo stesso per le FPGA basate su SRAM con la stessa tecnologia ( es. Stratix I). Le FPGA basate su memorie FLASH sono molto meno sensibili ai SEU. In genere le FPGA sono basate su memorie SRAM e sono quindi soggette a SEU. n+ source drain Control gate Floating gate Durante il caricamento V = 14/15 V sul CG. Elettroni dentro il FG, Isolato. Per cancellare V = -14 V.

In conclusione: ho eseguito le misure, so quanto vale s0: posso accettare Il mio rate di SEU ? Dipende dalla situazione sperimentale: Rate SEU = F * N disp *  0 Esempio per il TOF di ALICE: 1 FPGA per ciascuno dei 72 crate con  = 7*10 -8 cm 2 Flusso di protoni(>20 MeV) atteso pari a 90 Hz/cm 2 Rate SEU = 90 Hz/cm 2 * 72 * 7*10 -8 = 4.5*10 -4 Hz  uno ogni 2200 s  uno ogni1/2 ora

Single Event Latch-up (SEL) Causati principalmente da ioni, ma e’ possibile anche un’origine da n,p. Dipende dal tipo di dispositivo: possibili anche a LET < 10 MeV cm 2 /mg. E’ tipico sia nei CMOS sia nei bipolari. L’effetto consiste in un cammino a bassa impedenza tra l’alimentazione e la massa ed e’ potenzialmente distruttivo. L’effetto consiste in una struttura “parassita” che si viene a creare nel circuito, Detta anche “tiristore”(SRC).

n+ p+ n+ p p+ R R R R n Q1 Q2 Se c’e’ una corrente in Vout  Q2 va in conduzione. Fluisce corrente anche sulla base di Q1  acceso. Corto tra Vdd e GND ( R molto basse). Finche’ non spegnete Vdd, il Corto permane. Vdd GND Vout Vin

Si tratta di una giunzione p+npn+ parassita. Il suo circuito equivalente e’ : Attenzione: se non ci fossero le resistenze, la condizione di latchup non sarebbe Mantenuta (V be = 0  transistor spenti).

Soluzioni: si possono costruire layout che limitino R o che rendano le basi dei transistor meno spesse. Oppure uno strato fortemente drogato sotto lo strato p  via a minor impendenza verso GND. Limitatori di corrente nei circuiti:

Along the ion track, e-h pairs are created. In presence of an electric field (depleted junction), the charge will flow and a current spike might be observed. Particolarmente dannosi per amplificatori operazionali,comparatori, etc,. Single Event transient (SET)