Università degli studi di Roma “Tor Vergata” Progettazione e realizzazione di un sistema di test per memorie Flash in ambiente radiativo CANDIDATO Marco Belli RELATORE Prof. Marcello Salmeri CORELATORI Dott. Stefano Bertazzoni Dott. Domenico Di Giovenale

Marco Belli D.I.E. Tor Vergata Sistemi elettronici programmabili per applicazioni spaziali ad altà affidabilità Assemblaggio in bagni di resina ProblemiSoluzioni Umidità Umidità Sigillazione completa del dispositivo Escursione termica Escursione termica Termostatazione del sistema Radiazioni ionizzanti Radiazioni ionizzanti ? Vibrazioni Vibrazioni

Marco Belli D.I.E. Tor Vergata Componenti RadHard Componenti commerciali  Tecnologie arretrate  Basse prestazioni: - Consumo di potenza - Ingombro / Peso - Velocità  Alti costi  Intrinsecamente resistenti alle r adiazioni.  Completamente caratterizzati per gli effetti indotti dalle radiazioni.  Alte prestazioni  Tecnologia in continua evoluzione.  Aumento della complessità del sistema.  Sensibili a fattori di rischio come: - shock meccanici - shock termici effetti indotti dalle radiazioni - effetti indotti dalle radiazioni  Necessità di caratterizzare i componenti rispetto alle radiazioni Scelta dei componenti

Marco Belli D.I.E. Tor Vergata Memorie Flash Non volatile Alta ritenzione dei dati (> 20 anni) Cancellabile elettricamente Cancellabile a blocchi o settori Elevata densità Basso costo Bassa dissipazione di potenza SSMM Memoria di massa allo stato solido

Marco Belli D.I.E. Tor Vergata I/O BUFFER SENSECIRCUIT XDECODER Y DECODER ADDRESSREGISTER ARRAY CHARGE PUMP Architettura Flash LOGICA DI CONTROLLO

Marco Belli D.I.E. Tor Vergata Caratterizzazione di una Flash  Hardware di test: DUT Deve eseguire comandi impartiti dall’operatore sul DUT ( Device Under Test )  Software di gestione: Permette all’operatore di gestire l’insieme dei comandi di test

Marco Belli D.I.E. Tor Vergata Sistema di test  Controllo completo di due Flash (HOT DUT e COLD DUT)  Completamente gestibile da PC remoto tramite porta parallela  Modalità di test: DMA Mode e USER Mode  Sensing delle correnti sul bus e dell’assorbimento (BUS Monitor)  Confronto dei dati scritti sull’HOT e sul COLD DUT in hardware  Scrittura degli errori sull’HOT DUT in un file di Log Caratteristiche principali:

Marco Belli D.I.E. Tor Vergata L’hardware PARALLELA FPGAALTERA Flex 6000 HOT DUT DAC COLD DUT ADC BUSMONITOR DMAGenerator DUT: ST M28W160B da 16Mbit SWITCH

Marco Belli D.I.E. Tor Vergata Implementazione della logica di controllo in FPGA

Marco Belli D.I.E. Tor Vergata Logica di controllo in FPGA LPT HANDLER HANDLER IOHANDLERDACHANDLER ADCHANDLER FLASHHANDLER

Marco Belli D.I.E. Tor Vergata Logica di controllo in FPGA FLASHHANDLER USERHANDLER DMAHANDLER MUX IO HANDLER HOT DUT COLD DUT

Marco Belli D.I.E. Tor Vergata Test in User Mode HOT DUT COLD DUT Radiazioni Scrittura dei pattern di test nei DUT HOT DUT LPT Irraggiamento dell’HOT DUT Lettura dei dati dai DUT Verifica dei dati e invio all’unità di elaborazione

Marco Belli D.I.E. Tor Vergata Software di gestione - SEZIONE DMA - SEZIONE START - SEZIONE TEST

Marco Belli D.I.E. Tor Vergata Conversione A/D della corrente di cella 1V I dma R shunt -+-+ V dma ADC FPGA BUS: D0 - D11 Operazionale da strumentazione I dma = 20  A – 100  A V ADC = 0V – 4.096V V ADC

Marco Belli D.I.E. Tor Vergata Conclusioni e sviluppi futuri  Sviluppo dell’hardware  Progettazione dei funzionali Verilog: - USER Handler & Modalità USER - DAC Handler - ADC Handler  Sviluppo del software Contributo originale: