UNIVERSITA’ DEGLI STUDI DI ROMA “TOR VERGATA” FACOLTA’ DI INGEGNERIA TESI DI LAUREA IN INGEGNERIA ELETTRONICA “Sviluppo di un sistema con comunicazione ottica basato su tecnologia FPGA per Digital Signal Processing” RELATORE Prof. Salmeri Marcello CORRELATORI Ing. Neri Carlo Prof. Bertazzoni Stefano CANDIDATO Tauriello Stefano ANNO ACCADEMICO 2006/2007

Sviluppo di un sistema di comunicazione ottica su tecnologia FPGA per DSP OBIETTIVO E CONTENUTI D.I.E. Collaborazione Sviluppo di un sistema con comunicazione ottica basato su tecnologia FPGA per Digital Signal Processing CONTENUTI Dipartimento Fusione, Tecnologie e Presidio Nucleari Fusione nucleare Scheda logica Sviluppo software Test

Sviluppo di un sistema di comunicazione ottica su tecnologia FPGA per DSP LA FUSIONE NUCLEARE La fusione La fusione è il processo nel quale nuclei leggeri si combinano per formare nuclei di massa maggiore La fusione nucleare La fusione nucleare trasforma la massa in energia cinetica secondo la legge di Einstein E=mc 2 deuteriotrizio Un’importante reazione di fusione è quello tra gli atomi di deuterio e trizio Per realizzare la fusione, occorre portare gli atomi a temperature molto elevate, oltre i 10 milioni di gradi e a tali temperature gli atomi sono ionizzati e costituiscono un plasma Il plasma è costituito da ioni ed elettroni liberi di muoversi Se ben confinato (gravità, campi magnetici o inerzia) e alta temperatura Energia

Sviluppo di un sistema di comunicazione ottica su tecnologia FPGA per DSP LA FUSIONE NUCLEARE Dal 1956 che si conducono a Frascati nell’ambito del progetto ENEA studi sulla fusione Nel 1977 entrò in funzione il Tokamak (confinamento magnetico per il riscaldamento del plasma) e nel 1989 il Tokamak Upgrade (versione più potente) Nel processo di fusione vi sono alcune problematiche Elevate corrente e tensioniIntensi campi elettrici e magnetici Disaccoppiamento delle masseVariano di centinaia di Volt Necessità di link ottici, utilizzati negli amplificatori d’isolamento ad accoppiamento ottico

Sviluppo di un sistema di comunicazione ottica su tecnologia FPGA per DSP LA SCHEDA LOGICA fpga frontale oscillatore VME link otticiLED reset ottico regolatore programmer

Sviluppo di un sistema di comunicazione ottica su tecnologia FPGA per DSP LA SCHEDA LOGICA ALTERA MAX II EPM C5ES Basso costo Basso consumo Programmabilità in tempo reale Prestazioni elevate 1270 Elementi Logici Flessibilità di tensione 144 Pins ( 4 Banchi)

Sviluppo di un sistema di comunicazione ottica su tecnologia FPGA per DSP LA SCHEDA LOGICA BUS VME Architettura Master-Slave MasterInterrupterSlaveSegnali di controllo 4 bus per trasferire dati, indirizzi, interrupt e segnali di controllo. Bus fino a 64 bit, trasferimenti fino a 80 MB/s, fino a 7 livelli di interrupt Asincrono

Sviluppo di un sistema di comunicazione ottica su tecnologia FPGA per DSP LA SCHEDA LOGICA CY7B923/CY7B933 Trasmettitore e Ricevitore Ottico che permettono il trasferimento di dati da 160 Mb/s a 330 Mb/s Basso consumo di potenza (350 mW il TX e 650 mW il RX) Built-In Self Test Trasferimento di 8 bit con codifica o 10 bit senza codifica Alimentazione 5 Volt 28 pin

Sviluppo di un sistema di comunicazione ottica su tecnologia FPGA per DSP LA SCHEDA LOGICA HFBR 1119T/2119T Trasmettitore e ricevitore ottico per Fibra Ottica Trasferimento di dati fino a 266 MBd a 1500 m Sono adatti per nuclei di fibra ottica multimodale di 50 o 62.5 µm e operano ad una lunghezza d’onda di 1300 nm Il trasmettitore utilizza un LED InGaAsP Il ricevitore utilizza un fotodiodo InGaAs

Sviluppo di un sistema di comunicazione ottica su tecnologia FPGA per DSP LA SCHEDA LOGICA LVCC3245A Transceiver  Trasmettitore/Ricevitore utilizzato nei sistemi con tensioni miste Nel nostro caso permette lo scambio di dati tra VME e Frontale (5 V) e FPGA (3.3V) low HIGHlow HIGH X low

Sviluppo di un sistema di comunicazione ottica su tecnologia FPGA per DSP LA SCHEDA LOGICA LED che si accende in presenza di un errore nella ricezione ottica dei dati

Sviluppo di un sistema di comunicazione ottica su tecnologia FPGA per DSP LA SCHEDA LOGICA LED che si accende in presenza di un errore nella ricezione ottica dei dati Pulsante che genera il segnale di RESET (ripristino condizioni iniziali)

Sviluppo di un sistema di comunicazione ottica su tecnologia FPGA per DSP LA SCHEDA LOGICA LED che si accende in presenza di un errore nella ricezione ottica dei dati Pulsante che genera il segnale di RESET (ripristino condizioni iniziali) Oscillatore da 20 Mhz che genera il segnale di clock

Sviluppo di un sistema di comunicazione ottica su tecnologia FPGA per DSP LA SCHEDA LOGICA LED che si accende in presenza di un errore nella ricezione ottica dei dati Pulsante che genera il segnale di RESET (ripristino condizioni iniziali) Oscillatore da 20 Mhz che genera il segnale di clock Regolatore che consente di ottenere 3.3 Volt dal generatore di 5 Volt

Sviluppo di un sistema di comunicazione ottica su tecnologia FPGA per DSP LA SCHEDA LOGICA LED che si accende in presenza di un errore nella ricezione ottica dei dati Pulsante che genera il segnale di RESET (ripristino condizioni iniziali) Oscillatore da 20 Mhz che genera il segnale di clock Regolatore che consente di ottenere 3.3 Volt dal generatore di 5 Volt Interfaccia per programmare la scheda logica

Sviluppo di un sistema di comunicazione ottica su tecnologia FPGA per DSP SVILUPPO SOFTWARE Lo sviluppo software è stato effettuato con il software ActiveHDL e Quartus II e consiste: Creare lo schematico dei collegamenti e dei componenti Modellizzare ogni componente attraverso il linguaggio VHDL e Verilog secondo le funzionalità descritte nel datasheet Simulare tutto lo schematico ma sintetizzare solo la parte relativa alla FPGA Assegnazione dei pin e caratteristiche del dispositivo VME Transceiver Clock/Reset Ottico Frontale FPGA

Sviluppo di un sistema di comunicazione ottica su tecnologia FPGA per DSP FPGA Ottico VME Frontale Clock/Reset Transceiver 8 bit di dati verso il tx Attiva il txClock inviato al tx Segnale ricevuto dal rx quando quest’ultimo ha ricevuto un dato Dati dal rxClock inviato al rx Stabilisce se scrittura o lettura VME pronto in lettura o scrittura Inviato quando l’FPGA ha terminato il processo Dati da/verso VME Dati da/verso bus frontale Conferma dato inviato/ricevuto

Sviluppo di un sistema di comunicazione ottica su tecnologia FPGA per DSP FPGA Ho progettato la logica della FPGA modellizzandola come una Macchina a Stati (FSM): 5 stati Reset rinizializza i valori e lo stato Parametri di trasmissione

Sviluppo di un sistema di comunicazione ottica su tecnologia FPGA per DSP QUARTUS II – 4 PROCESSI Analisi e Sintesi  Esamina la logica e la completezza del progetto, evidenziandone gli errori Fitter (Place & Route)  Adatta i requisiti logici con le risorse disponibili del dispositivo Assembler  Genera il file.POF che viene caricato sulla FPGA Analizzatore dei tempi  Tempi di ritardo e frequenza massima

Sviluppo di un sistema di comunicazione ottica su tecnologia FPGA per DSP QUARTUS II - PROGRAMMER L’ultima fase è quella di trasferire il file.pof nella FPGA tramite l’applicazione Programmer di Quartus, spuntando tutte e 3 le icone Da un punto di vista fisico, ho utilizzato l’USB Blaster e ho sfruttato la programmabilità in tempo reale delle Max II, senza necessità quindi di spengere il dispositivo.

Sviluppo di un sistema di comunicazione ottica su tecnologia FPGA per DSP TEST Per effettuare i test sul funzionamento della scheda SoftwareHardware La parte di progettazione software è terminata, ora bisogna andare a verificare che l’FPGA riproduca il comportamento contenuto nei file VHDL compilati e siamo quindi nella fase di test.

Sviluppo di un sistema di comunicazione ottica su tecnologia FPGA per DSP TEST PF(7:0) PF(15:8) PF(23:16) PF(31:24) PD(23:16) PDtr(23:16) PDin(31:0) TTD(7:0) nENA Outa- Outa+ TTD(7:0)  contatoredati TTD(7:0)  TTD(7:0)  TTD(7:0)  TTD(7:0)  TTD(7:0)  TTD(7:0) 

Sviluppo di un sistema di comunicazione ottica su tecnologia FPGA per DSP CONCLUSIONI In conclusione posso dire che: Sono riuscito a modellizzare tutti i componenti secondo le loro caratteristiche funzionali simulando via software l’ambiente hardware che circonda la FPGA Ho efficacemente programmato l’Altera Max II in modo tale che riesce a far comunicare le 3 interfacce (VME, Frontale e Ottica) sia in ingresso che in uscita Ho ottimizzato i sincronismi tra i vari dispositivi in modo tale da ottimizzare i tempi Ho acquisito esperienza nel linguaggio VHDL e nell’uso di software importanti come ActiveHDL e Quartus La scheda, in quanto general-purpose, può essere di larga applicazione