TERA-SIM la potenza di 1000 miliardi di transistor

Slides:



Advertisements
Presentazioni simili
Scheduling in Linux (Kernel 2.6)
Advertisements

Cluster openMosix Linux Day ’04 Caserta Ing. Diego Bovenzi.
WP5.1 architetture scalabili e flessibili a basso consumo di potenza integrate su chip per web support WP5.1 architetture scalabili e flessibili a basso.
Processi e Thread.
Tecnologia dei Servizi Grid e cloud computing - Lezione Lezione ottobre 2009 Il materiale didattico usato in questo corso è stato mutuato.
Il software open source nella UE: progetti di Eurostat
Sustainable Community
Perché un nuovo laboratorio? Tecnology Assistance to NGO Laboratory.
FACOLTÀ DI INGEGNERIA CORSO DI LAUREA MAGISTRALE IN
ITI Majorana Grugliasco 31/5/2013
Profiling Pompeo Faruolo. Profiling Tracciare il profilo del comportamentale di un PROCESSO in funzione delle risorse utilizzate Come il Sistema Operativo.
Open City Platform Flavio Corradini Cloud Computing Technologies for
Piattaforma tecnologica a sostegno della Competitività delle PMI e dei Territori La conseguente e graduale perdita di competitività della PMI indebolisce.
Calcolatori Elettronici II Lezione n. 17 – Introduzione alle architetture parallele Prof. Gianni Conte Università di Parma CALCOLATORI ELETTRONICI II CALCOLATORI.
A cura della Unità Nazionale eTwinning Italia Risorse online per i gemellaggi elettronici Alessandra Ceccherelli Unità Nazionale eTwinning Italia.
Progetti Europei e approccio multidisciplinare
ANPR: i flussi di colloquio
Progetti Europei e approccio multidisciplinare Multidisciplinarietà E integrazione Opportunità di finanziamento L’Europa e il nuovo programma quadro Regole.
Sara Di Giorgio Progetto MINERVA 24 giugno 2005 La qualità dei siti web: le prospettive Ministerial NEtwoRk for Valorising Activities in digitisation.
Le “nuvole informatiche”
14/12/2006Roberto Podesta' - 1 GRIDS Lab: Gridbus project & Alchemi.
IPRs, Open Access e Trasferimento Tecnologico Shiva Loccisano Supporto alla Ricerca e Trasferimento Tecnologico.
XzelCloud Cloud Advanced Services on large-scale Federated Infrastructures Call ICT-7 (23 Apr ‘14) Marco Verlato (INFN-PD)
© 2016 Giorgio Porcu - Aggiornamennto 31/01/2016 I STITUTO T ECNICO SECONDO BIENNIO T ECNOLOGIE E P ROGETTAZIONE Il Sistema Operativo Thread G IORGIO P.
5) Giornate informative e formative ORGANIZZATE NEL PERIODO CON ESPERTI ESTERNI E RIVOLTE AI RICERCATORI E AI SEGRETARI DI DIPARTIMENTO SU: Le.
Martedi 8 novembre 2005 Consorzio COMETA “Progetto PI2S2” UNIONE EUROPEA Un Framework in Ambiente Grid per la Progettazione di Sistemi Embedded Vincenzo.
LaBiodoloa Attività di sperimentazione RECAS - Catania G. Andronico
Progetto Nord Sud un impegno delle Regioni Piemonte e Campania per le lauree professionalizzanti dell’area ingegneristica.
Autore: Claudio Mignanti PARTE PRIMA Componenti base Resistori Condensatori Diodi Transistor Porte logiche.
POLITECNICO DI MILANO FACOLTA’ DI INGEGNERIA SEDE DI CREMONA TESI DI DIPLOMA IN INGEGNERIA INFORMATICA RELATOREAUTORI Prof. Vittorio TrecordiDemicheli.
CorteXsense.
Università degli Studi di Napoli Federico II
La borsa di studio “Dream NEW” La borsa di studio “Dream NEW” si rivolge a quegli studenti che siano aperti al mondo, desiderosi di avventure e pronti.
Una panoramica su ismb Ottobre 2016.
Una panoramica su ismb Ottobre 2016.
Aggiornamento del Presentation Layer di un Web Application Framework Introduzione del Responsive Web Design nel Framework Quix Davide Setti Dipartimento.
Virtualizzazione Server by Linux
Gestione delle fasi del tirocinio attraverso un’ App Android e interfaccia Web e relativa gestione documentale della tesi Università degli Studi di Napoli.
EU-IndiaGrid Project Joining European and Indian grids for escience
Comput-ER l'infrastruttura di calcolo distribuito in Emilia Romagna
APPS4SAFETY – Frontiere della sicurezza automobilistica
Prof. Giuseppe Castaldo
KA2 STRATEGIC PARTNERSHIPS FOR HIGHER EDUCATION Call 2016 Kick-off Meeting Roma, 25 ottobre 2016
Jug Ancona: Chi... , Cosa... , Come...
Una panoramica su ismb Ottobre 2016.
Analysis framework of distributed thread and malware data-sources
KVM QEMU Virtual Machine Manager Massimo Nuvoli
IL FATTORE RELIGIOSO NEI PROCESSI DI CAMBIAMENTO DELLA SOCIETA’ ITALIANA Cattolicesimo e sviluppo: nessi differenti tra Nord e Sud Roberto Cartocci.
Università degli Studi di Ferrara
WP8 – Disseminazione dei Risultati e Formazione del personale
Introduzione alle griglie computazionali
DIRETTORE GENERALE Segreteria tecnica e coordinamento con gli organi
Università della Basilicata, Lievito a misura di vino
Progetto S.Co.P.E. Applicazioni del GRID computing nel settore delle Tecnologie dell’Informazione e della Comunicazione Giorgio Ventre Napoli, 29 maggio.
Sviluppo web con stumenti Open
OR 6 – Citizen’s Marketplace
Report giornata di Technology tracking
Università degli Studi di Catania
Virtualizzazione desktop e server
Andrea Paladin, PM CINECA
Realizzato da: Giacomo Dionigi
Perché un portale di geodati?
Materiali e Trattamenti
INTERNAZIONALIZZAZIONE
I BJT (Bipolar Junction Transistor)
(Università di Palermo)
Portale SIVA sulle tecnologie per la disabilità e l’autonomia
Studio Bozzetto & Co e' una casa di produzione e studio d'animazione fondata da Bruno Bozzetto insieme a Pietro Pinetti ed Andrea Bozzetto con la volontà.
Giorgio Giacinto (Università di Cagliari) Fabio Cocurullo (Loanardo)
Inquadramento isolato
Transcript della presentazione:

TERA-SIM la potenza di 1000 miliardi di transistor 10 12 Coordinatore: ROBERTO GIORGI giorgi@unisi.it Sito WEB: http://www.teraflux.eu

TERA-SIM Genealogia finanziato dalla UNIONE EUROPEA FP7 = Framework Programme 7 (2007-2013) FET = Future Emerging Technologies (>2020) TERACOMP = Concurrent Teradevice Computing TERAFLUX e' un progetto finanziato dalla UNIONE EUROPEA guidato dalla UNIVERSITA' DEGLI STUDI DI SIENA

TERA-SIM Applicazioni BIO TECNOLOGIE Protein Folding APPLICAZIONI FINANZIARIE TELEPRESENZA CLOUD COMPUTING VISUALIZZAZIONE FLUSSO SANGUIGNO MODELLAZIONE MOLECOLARE EMBEDDED SYSTEMS ...E MOLTO ALTRO!!!

TERA-SIM Architettura 1000+ processori su singolo chip

TERA-SIM e TERAFLUX WP6

TERASIM Struttura TSU = Thread Scheduling Unit FDU = Fault Detection Unit PCPU/VCPU = Physycal/Virtual CPU

TERA-SIM Implementazione Progetto OPEN SOURCE su SOURCEFORGE Hacking del Kernel (base QEMU, KVM) Interazione con partner Europei (Universita' e Industria) Studenti: possibilita' di Borse di Studio Coordinatore: ROBERTO GIORGI giorgi@unisi.it Sito WEB: http://www.teraflux.eu