TERA-SIM la potenza di 1000 miliardi di transistor 10 12 Coordinatore: ROBERTO GIORGI giorgi@unisi.it Sito WEB: http://www.teraflux.eu
TERA-SIM Genealogia finanziato dalla UNIONE EUROPEA FP7 = Framework Programme 7 (2007-2013) FET = Future Emerging Technologies (>2020) TERACOMP = Concurrent Teradevice Computing TERAFLUX e' un progetto finanziato dalla UNIONE EUROPEA guidato dalla UNIVERSITA' DEGLI STUDI DI SIENA
TERA-SIM Applicazioni BIO TECNOLOGIE Protein Folding APPLICAZIONI FINANZIARIE TELEPRESENZA CLOUD COMPUTING VISUALIZZAZIONE FLUSSO SANGUIGNO MODELLAZIONE MOLECOLARE EMBEDDED SYSTEMS ...E MOLTO ALTRO!!!
TERA-SIM Architettura 1000+ processori su singolo chip
TERA-SIM e TERAFLUX WP6
TERASIM Struttura TSU = Thread Scheduling Unit FDU = Fault Detection Unit PCPU/VCPU = Physycal/Virtual CPU
TERA-SIM Implementazione Progetto OPEN SOURCE su SOURCEFORGE Hacking del Kernel (base QEMU, KVM) Interazione con partner Europei (Universita' e Industria) Studenti: possibilita' di Borse di Studio Coordinatore: ROBERTO GIORGI giorgi@unisi.it Sito WEB: http://www.teraflux.eu