Informazioni di servizio

Slides:



Advertisements
Presentazioni simili
IL BUS E IL TRASFERIMENTO DEI DATI
Advertisements

Organizzazione della memoria
Concetti fondamentali
Comandi ai dispositivi di I/O + Si usano due metodi per mandare informazioni a un dispositivo: –Istruzioni specifiche di I/O –I/O mappato in memoria (memory.
Glossario. AGP Accelerated Graphics Port: architettura di bus che permette alle schede grafiche laccesso diretto al bus di sitema (fino a 100MHz), invece.
L’organizzazione della comunicazione di I/O G. Vercelli
1 Corso di Informatica (Programmazione) Lezione 4 (24 ottobre 2008) Architettura del calcolatore: la macchina di Von Neumann.
Il livello analogico digitale Lezione 3_4 Chip delle CPU e Bus.
Il livello analogico digitale Lezione 3_3 Memorie.
3. Architettura Vengono descritte le principali componenti hardware di un calcolatore.
BUS di comunicazione Da Testo Maeran. BUS caratteristiche generali Semplicità (minori costi) Standard (in modo che chiunque produce HW lo possa.
EVOLUZIONE DEL PC Legge di Moore: La potenza dei calcolatori raddoppia ogni 18 mesi Metà anni 80 (Personal Computer IBM AT) Architettura 16 bit interna,
CPU (central process unit)
Architettura dell’elaboratore
INPUT / OUTPUT. Connessione tra componenti CPU RAM DischiMonitor StampanteTastieraMouse BUS = Interfacce o Controller.
Il Calcolatore Elettronico
I blocchi fondamentali dell’elaborazione Componenti e funzionamento del calcolatore I blocchi fondamentali dell’elaborazione.
Tratto da “HW PC” – O. Maeran
Architettura del Computer
Unità centrale di processo
Luglio 2004Generalità Hardware1 Luglio Generalità Hardware2 MACCHINA DI VON NEUMAN (1947) BUS Processore Elaborazione Controllo Memoria Ingresso.
CEFRIEL Consorzio per la Formazione e la Ricerca in Ingegneria dell’Informazione Politecnico di Milano © 2001 William Fornaciari Architetture di calcolo.
Sistemi Elettronici Programmabili
MICROPROCESSORI Un processore è un circuito integrato in grado di effettuare operazioni di calcolo o di elaborazione dell'informazione Il circuito contiene.
Fabio Garufi - TAADF Tecniche Automatiche di Acquisizione Dati Richiami di Architettura degli elaboratori.
Informatica Generale Marzia Buscemi
STRUTTURA DELL’ELABORATORE
Insieme di linee di comunicazione tra micro-processore (μP) e memoria o periferiche BUS (4.4 pag. 201)  Bus dati: insieme di linee che trasmettono dati.
LA MEMORIA CENTRALE. La memoria nella struttura generale del calcolatore MEMORIA CONTROLLO INGRESSO E USCITA ARITMETICA E LOGICA CPU Dispositivi esterni.
Giuseppe Andronico CCR-WS10 Santa Tecla, 18 Maggio 2010 Introduzione MPI & GPU.
IL PROCESSORE I MICROPROCESSORI INTEL Il microprocessore è un circuito integrato dotato di una struttura circuitale in grado di effettuare un determinato.
I dispositivi di rete. La Scheda Di Rete La scheda di rete, o LAN adapter è un circuito stampato che collega il cavo per il collegamento internet al PC.
D. Talia - UNICAL 1. 1 Sistemi Operativi Domenico Talia Facoltà di Ingegneria Università della Calabria.
Corso di Alta formazione in TL&OS Modulo 1.3 Reti e Servizi - lezione 1 Modulo 1.3 Reti e servizi 1. Introduzione al Networking Connettere il PC in rete;
Elementi fondamentali dell’ Architettura di di un elaboratore elettronico.
Informatica - CDL in Scienze Politiche e delle Relazioni Internazionali A.A Architettura di un calcolatore Ing. Simona Colucci.
Approfondimento Porte USB e Interfacce In elettronica l'Universal Serial Bus (USB) è uno standard di comunicazione seriale che consente di collegare diverse.
Rappresentazione dell’ Informazione Digitale e Binario
modulo 5 Prof. Salvatore Rosta
Sistemi e Applicazioni per l’Amministrazione Digitale
CARATTERISTICHE DI UN DATACENTER
“Lenuove tecnologie” – Lezione2
Reti di computer.
Algoritmi Avanzati a.a.2015/2016 Prof.ssa Rossella Petreschi
Microcontrollori e microprocessori
INTRODUZIONE AL NETWORKING
I microprocessori Il microprocessore è un circuito integrato costituito da silicio. Il microprocessore svolge fondamentalmente due funzioni: sovraintende.
Algoritmi Avanzati a.a.2013/2014 Prof.ssa Rossella Petreschi
Pensieri su pixFEL se mi sbalio mi corrigerete!
I2c.
Animazione su attività del bus di controllo
Porte aperte Nome istituto Data.
Architettura di un calcolatore
Introduzione I microcontrollori.
I BUS È un insieme di fili conduttori che permette il passaggio di dati tra le varie periferiche del pc.
Architettura dei calcolatori
I Bus di Sistema Corso di Laurea Magistrale in Ingegneria Informatica
Domanda 1 A cosa corrisponde in notazione decimale il numero binario positivo senza segno ) 32 2) 48 3) 46 4) 3 5) 36 September 18.
Architettura del calcolatore
Circuiti integrati Costruzione di circuiti (logici e non) su un substrato di silicio. Non solo la parte attiva ma anche le connessioni tra le porte. Incredibile.
Informatica per laurea triennale facoltà di medicina LEZIONE 3 Il processore, la memoria e l’esecuzione dei programmi AA 2002/2003 ©Morpurgo,, Zanaboni.
Controllo e microprogrammazione
INTERNET «IL MONDO DI OGGI»
Concetti introduttivi
ISTITUTO DI ISTRUZIONE SUPERIORE: LEONARDO DA VINCI
Processi e thread in Windows 2000
LOGICA DI FUNZIONAMENTO
Algoritmi Avanzati Prof.ssa Rossella Petreschi
Procedure di inizio anno
Utilizzo dei bus interni ad un computer
Transcript della presentazione:

Informazioni di servizio Compitino 20/3 in orario di lezione MA AL LIB. 15/3 durante la lezione esempio di compitino Per partecipare al compitino bisogna: Avere un account al LIB Mandare posta da quell’account a esame.architettura1@disco.unimib.it Il programma è stato AMPLIATO di 3-4 pagine: vedere il nuovo programma dettagliato in web!!!!!!!! Venerdì 17/3 dalle 9:30 alle 12:30 alcuni docenti ed esercitatori saranno disponibili in aula per spiegazioni. November 18

CPU e bus November 18

Connessioni tra CPU e il resto del calcolatore. Segnali e alimentazioni November 18

Connessioni tra CPU e il resto del calcolatore, cont. Dimensioni di indirizzi e dati in rapporto alle prestazioni e al costo. November 18

Assegnamento e decodifica degli indirizzi di memoria Spazio separato I/O: memoria o mappatura in memoria dell’I/O. Spazio separato: Richiede linee particolari sul bus e istruzioni particolari. Mappatura in memoria Frammentatura dovuta al piccolo spazio di I/O Si può usare le stesse istruzioni che si usano per leggere/scrivere la memoria. Lo spazio di I/O deve essere protetto dall’accesso indiscriminato degli utenti. November 18

Esempio di interconnessione tra bus (CPU) e periferica November 18

Esempio di indirizzamento EPROM: 2K byte RAM: 2k byte I/O parallelo: 4 byte PIO: parallel I/O November 18

Decodifica November 18

Bus Connessione condivisa, a diversi livelli November 18

Tipi di bus Dati e indirizzi multiplexati sugli stessi fili Meccanismi di sincronizzazione del trasferimento Meccanismi di assegnamento del bus November 18

Dati e indirizzi multiplexati sugli stessi fili Si risparmia fili e complessità di cablaggio Si perde tempo Il circuito è più complicato November 18

Meccanismi di sincronizzazione del trasferimento Con un clock che li temporizza (bus sincroni) Meccanismi di assegnamento del bus (arbitraggio) November 18

Bus sincrono, esempio November 18

Bus asincrono, esempio November 18

Meccanismi di assegnamento del bus Centralizzati Un circuito apposito riceve richieste e assegna il bus di volta in volta Distribuiti Gli stessi utenti del bus partecipano attivamente all’arbitraggio: Daisy-chaining November 18

Esempi di BUS: ISA Obsoleto ma ancora in uso in milioni di PC Dati/indirizzo: 8/20 e 16/24 Essenzialmente il bus dell’originale PC/AT IBM ma non proprietario Esteso a 32 bit EISA Vincente rispetto al proprietario Microchannel. November 18

ISA, limitazioni Spazio di indirizzamento Larghezza di banda: Es. Video 1000 X 700 X 3 byte x 30 fotogrammi al secondo richiede almeno megabyte al secondo. ISA puo’ al massimo fornire circa 16 Mbyte al secondo November 18

Esempi di BUS: PCI Proprietario INTEL ma disponibile gratuitamente Sincrono Indirizzi e dati condivisi November 18

PCI 33 o 66 MHz e fino a 64 bit di dati  circa 500 Mbyte/secondo. Non appropriato per la memoria Non compatibile ISA (per una volta non c’e’ backward compatibility!) November 18

PCI November 18

Esempi di BUS: USB Banda massima: 1.5 Mbyte/secondo Connessione ad albero: ogni nodo può avere fino a 16 figli Comunicazione controllata dal master Nessun interrupt, cioè il master deve continuamente chiedere alle periferiche se hanno qualcosa da comunicare. November 18