AND AND negazione Corrisponde alla dell’operazione AND

Slides:



Advertisements
Presentazioni simili
Giuseppe Celi 2006, appunti da J.Sloman, Il Mulino
Advertisements

MULTIVIBRATORI BISTABILI
Informatica Generale Marzia Buscemi IMT Lucca
Espressioni generali e MULTIPLEXER.
P. L. C. (Programmable Logic Controller)
Cassaforte asincrona SR
Cassaforte asincrona con retroazioni dei FF SR La Cassaforte asincrona è una rete che una volta ricevuti in ingresso le combinazioni , invia un.
CONTATORI CONTATORE = circuito sequenziale che conta il numero di impulsi di CK applicati al suo ingresso e fornisce un’ indicazione numerica binaria MODULO.
Circuiti Aritmetico-Logici
Sloman, Elementi di economia, Il Mulino, 2010 Capitolo 1
Macchine sequenziali Capitolo 4.
Architetture.
Circuiti sequenziali sincroni
Esempi di progetto di circuiti seq. asincroni
Calcolatori Elettronici Parte IV
Chiamate a Procedure. Per lesecuzione di una procedura, un programma deve eseguire i seguenti sei passi: mettere i parametri in un posto dove la procedura.
SPIM Esercizi. Esercizio 1 – il comando li Il codice deve eseguire una singola operazione: mettere il valore immediato 1023 nel registro s3.
SPIM Esercizi. Esercizio 7 – load/store Il codice deve: Inserire in memoria la word 0x a Leggere questo dato e inserirlo in s0 Sommarci 5 Salvare.
MASOERO FEDERICA Progetto web cooperativo:
Introduzione ai circuiti sequenziali
Sintesi FSM – Prima parte
Circuiti di memorizzazione elementari: i Flip Flop
Bus e interconnessione fra registri
Sintesi dei circuiti sequenziali
Sintesi con circuiti LSI-MSI
Analisi e Sintesi di circuiti sequenziali
27+ 12= Risultato troppo grande = = 39 = -25 errore di overflow in binario =
Informatica 3 Codifica binaria.
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Fenomeni transitoriFenomeni transitori Somma e differenza di due numeri in C2Somma e differenza.
A.S.E.29.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 29 Riconoscitore di sequenza 1Riconoscitore di sequenza 1 Sintesi del Flip-Flop D latchSintesi.
ARCHITETTURA DEI SISTEMI ELETTRONICI
PSPICE – simulazione sommatori, comparatori
PSPICE – Circuiti sequenziali principali
Flip-flop e Registri.
Macchine sequenziali.
Reti combinatorie: moduli di base
Macchine sequenziali.
Sintesi con circuiti LSI-MSI. Realizzazione di reti combinatorie mediante Multiplexers Un multiplexer (MPX ) é una rete combinatoria con N ingressi, una.
La conversione analogico-digitale, campionamento e quantizzazione
Semantica per formule di un linguaggio proposizionale p.9 della dispensa.
Esempi di Automi a stati Finiti
L’Architettura del Sistema di Elaborazione
Cos’è una sequenza? Una sequenza è una successione finita di valori, dove ogni valore ha una durata prefissata e costante (T). I valori della sequenza.
Progetto Rete Sequenziale Asincrona
1 Premessa In questo progetto sono stati implementati tutti gli esercizi di Complementi di esercizi di Reti logiche. Elenco degli esercizi svolti: 1.Registro.
PROGETTO 1 Un lettore di musica digitale è dotato di un sistema per la regolazione del volume composto da tre pulsanti + e – e [] e progettato in modo.
Una macchina sequenziale asincrona ha due ingressi x1, x2 e un'uscita z. Gli ingressi non cambiano mai di valore contemporaneamente. L'uscita assume il.
Diagramma degli stati che descrive il comportamento della rete.
Cassaforte Asincrona di Mealy
Cosa è un DAC? Digital-to-Analog converter dispositivo mixed signal: o Input digitale (parola a n bit) o Output analogico: tensione o corrente output.
Contatore: esempio di circuito sequenziale
CircuitiLogici. x1x1 x2x2 f x1x1 x2x2 f(x 1,x 2 ) f(x 1,x 2 ) = x 1 +x 2 = x 1 x 2 OR.
ARITMETICA BINARIA.
P. L. C. (Programmable Logic Controller)
Impianto n°1.
Lascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato da ciascun sensore.
Le istruzioni dell’ 8086 Classe 3.
Reti combinatorie: moduli di base
RETE ASINCRONA Una rete sequenziale asincrona prende in ingresso due segnali X2 e X1 emessi da un telecomando e, in base alle combinazioni successive di.
BUS DI CPU M. Mezzalama - M. Rebaudengo - M. Sonza Reorda
Codifica dell’informazione
Testo dell’esercizio L’ascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato.
Teoria dei sistemi Autore: LUCA ORRU'.
FONDAMENTI DI INFORMATICA
Tecniche di progettazione Fault Tolerant
INSTALLAZIONE E MESSA IN SERVIZIO ESEMPI DI PROGRAMMAZIONE
CODIFICATORI (Encoder)
ELETTRONICA DIGITALE – circuiti sequenziali
Transcript della presentazione:

AND AND 1 1 1 1 1 1 1 1 negazione Corrisponde alla dell’operazione AND 1 1 A B Out 1 A B Out Invio Invio Invio 1 AND 1 Corrisponde alla negazione dell’operazione AND 1 1

NAND NAND 1 1 1 1 1 1 1 1 negazione Corrisponde alla 1 1 A B Out 1 A B Out Invio Invio Invio 1 NAND 1 Corrisponde alla negazione dell’operazione AND 1 1

NOR NOR 1 1 1 1 1 1 1 1 negazione Corrisponde alla dell’operazione OR 1 1 Out A B 1 A B Out Invio Invio Invio 1 NOR 1 Corrisponde alla negazione dell’operazione OR 1 1

XOR XOR 1 1 1 1 1 1 1 1 1 Restituisce 1 se in ingresso si ha un solo 1 1 1 Out A B 1 A B Out Invio Invio Invio 1 XOR 1 1 Restituisce 1 se in ingresso si ha un solo 1 1 1

XNOR XNOR 1 1 1 1 1 1 1 1 1 negazione Corrisponde alla 1 1 Out A B 1 A B Out Invio Invio Invio 1 1 XNOR 1 Corrisponde alla negazione dell’operazione XOR 1 1

NOT: derivato da NAND Out A 1 1 Invio A Out 1 1

AND: derivato da NAND 1 1 1 1 1 1 1 1         A B Out A B Out 1 1 A B Out 1         Invio Invio Invio A B Out 1 1 1 1

OR: derivato da NAND 1 1 1 1                   A B Out A B 1 1 1     1     A B Out Invio Invio Invio          

Multiplexer 1 1  A  B 1 1 1 1 1 A B             S Out A — A   A B 1       B — B   S Out  A Invio Invio Invio  B 1 1 A B S Out Input output 0 1 1 inp A B S Out 1 1 1

Dispositivo in grado di selezionare Multiplexer A B C D E F G H S0 S1 S2 Out  A Dispositivo in grado di selezionare 1 uscita scegliendola tra 2n ingressi tramite n linee di controllo B A B Invio Out A B C D E F G H S0 S1 S2 A     B   C   D   E   F   G   H 

Flip Flop 1 1 1 Qn+1 R S      Q Qn    Qn  Qn         1 1 1     R S Q Qn Qn+1 R S    Qn  Qn    Invio Invio Invio Invio       — Qn      Input output 0 1 1 inp Q R S —

Flip Flop Qn+1 R S      Q         Qn     R S Invio

Flip - Flop     = =   Qn Qn Qn+1 R S   Qn Q R S — Q R S — Q Memorizzare 1   Q R S — Memorizzare 0 Invio Mantenere lo stato 1  Q R S — Qn = Mantenere lo stato 0  Q R S — Qn =

Flip - Flop         Q0 Pulsanti: Cancello: ingresso S : ingresso R : INIZIO Movimento Q R S 5V PM attivo ; PF riposo PM   PM Uscita :       Q0 Pulsanti: Cancello: ingresso S : ingresso R : IN Movimento PM riposo ; PF riposo  Uscita : Q0 =    PF PF Invio Invio Invio Invio Pulsanti: Cancello: ingresso S : ingresso R : FINE Movimento PM riposo ; PF attivo ATTIVA il movimento del cancello PM PF FERMA il movimento del cancello   Uscita :  Pulsanti: Cancello: ingresso S : ingresso R : FERMO Pulsanti in riposo ingressi R e S  Uscita mantiene il livello precedente PM riposo ; PF riposo  Uscita : Q0 =

Addizionatore R S Qn+1                         Somma di un bit Tavola della libertà  + =  Somma  Riporto e A B S R   Invio   + =  S  R e          + =  S  R e    S R A B  +  + R S Qn+1       R               Qn

Addizionatore R S Qn+1                    Qn R Somma di un bit  Somma + Riporto  S  + R   S + R R S Qn+1              Invio Invio Invio Invio  Qn

Flip Flop 1 1 1 Qn+1 R S      Q         Qn     R S Flip Flop 1  1    R S Q Qn+1 R S          Qn   Input output 1 0 0 inp   Invio Invio Invio Invio