Cassaforte asincrona II assegnamento. Descrizione Il progetto Cassaforte II assegnamento consiste in una codifica diversa delle variabili di stato. Codifica.

Slides:



Advertisements
Presentazioni simili
Dall’informazione al linguaggio macchina
Advertisements

Aritmetica Binaria
MULTIVIBRATORI BISTABILI
Fenomeni transitori: alee
Dalla macchina alla rete
Cassaforte asincrona SR
Cassaforte asincrona con retroazioni dei FF SR La Cassaforte asincrona è una rete che una volta ricevuti in ingresso le combinazioni , invia un.
Rappresentazioni numeriche
Algebra di Boole e Funzioni Binarie
Circuiti Sequenziali Asincroni
Circuiti sequenziali sincroni
Esempi di progetto di circuiti seq. asincroni
Calcolatori Elettronici Parte IV
Circuiti di memorizzazione elementari: i Flip Flop
Sintesi dei circuiti sequenziali
ESEMPI DI ARCHITETTURE DI DAC
Informatica 3 Codifica binaria.
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali Tecniche di descrizioneTecniche di descrizione –Tabella.
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Somma e differenza di due numeri in C2Somma e differenza di due numeri in C2 Half AdderHalf.
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.6.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 6 Complemento a MComplemento a M Rappresentazione di numeri con segnoRappresentazione di numeri.
A.S.E.5.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 5 Rappresentazione di numeri con segnoRappresentazione di numeri con segno –Modulo e segno (MS)
ARCHITETTURA DEI SISTEMI ELETTRONICI
Ottobre Arch. degli elab. Mod. A – 1. Rappresentazione dellinformazione1 Rappresentazione dei numeri interi.
Confronto di due signed (in compl. a 2) Caso 1: numeri dello stesso segno Non ci può essere overflow (sottraendo, viene fuori un numero più piccolo in.
Flip-flop e Registri.
Reti Combinatorie: sintesi
Reti combinatorie: moduli di base
Codici binari decimali
Dalla macchina alla rete: reti LLC
Cos’è un problema?.
Display a 7 segmenti Il display a 7 segmenti è un dispositivo composto da 7 diodi luminosi LED (Light-Emitting Diode) sagomati a forma di rettangolo o.
Cos’è una sequenza? Una sequenza è una successione finita di valori, dove ogni valore ha una durata prefissata e costante (T). I valori della sequenza.
Rappresentazione dell’informazione
Progetto RSA Analisi di un progetto di una rete per la direzione dei veicoli negli opportuni parcheggi in base alla loro lunghezza Cappa Francesca
Un magazzino della frutta dispone di una pompa di calore per il mantenimento del clima entro un intervallo di temperatura. Una condizione termica critica.
Rete Asincrona Una rete sequenziale asincrona è dotata di due ingressi E, X e di una uscita Z. L'uscita Z deve diventare 1 solamente quando durante l'ultima.
Di Ilaria Bertoletti Progetto Asincrono Esame Reti Logiche 30/01/13.
Progetto Rete Sequenziale Asincrona
Introduzione.
Una rete sequenziale asincrona è dotata di due
PROGETTO 1 Un lettore di musica digitale è dotato di un sistema per la regolazione del volume composto da tre pulsanti + e – e [] e progettato in modo.
Una macchina sequenziale asincrona ha due ingressi x1, x2 e un'uscita z. Gli ingressi non cambiano mai di valore contemporaneamente. L'uscita assume il.
Diagramma degli stati che descrive il comportamento della rete.
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
Cassaforte Asincrona di Mealy
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
Classificazione. Struttura Quattro attributi: Primo binario Secondo binario Terzo ternario Quarto quaternario.
Progetto VHDL: Esempio 1 Reti Asincrone
Progetto Asincrono Schematico.
Reti combinatorie: moduli di base
Sistema di regolazione del volume Il progetto consiste nella sintesi e nella realizzazione attraverso Xilinx di un sistema per la regolazione del volume,
RETE ASINCRONA Una rete sequenziale asincrona prende in ingresso due segnali X2 e X1 emessi da un telecomando e, in base alle combinazioni successive di.
Diagramma degli stati primitivo (Mealy)
Riassunto Rete Vi sono dunque due ingressi (X1,X2) e ununica uscita; X1 e X2 non cambiano mai contemporaneamente Luscita va a 1 se viene rispettata la.
Diagramma degli stati Tabella degli stati Stati compatibili Le classi di compatibilità che soddisfano copertura e chiusura sono: [A, C] - α [B, G] -
Specifiche di Sistema.
In una macchina automatica vengono utilizzati due segnali binari X1,
CLASSIFICAZIONI. Struttura(come blocchi logici) Quattro attributi Primo binario Secondo binario Quarto quaternario.
Linguaggi e Programmazione per l’Informatica Musicale
Linguaggi e Programmazione per l’Informatica Musicale a cura di G.Finizio Analogico e Digitale Auto-istruzione 1.
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Introduzione Il progetto Cassaforte II assegnamento consiste in una diversa codifica delle variabili di stato. Ci si chiede se questo possa influenzare.
Testo dell’esercizio L’ascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato.
L’azienda di packaging ‘’Choco-Pack’’ dispone di un macchinario per l'impacchettamento di cioccolatini in scatole da 8 pezzi. Per variare l'offerta sul.
Una rete sequenziale asincrona ha due ingressi C,X e un’uscita Z. I segnali C,X non cambiano mai di valore contemporaneamente. Il segnale C è periodico;
Teoria dei sistemi Autore: LUCA ORRU'.
Un magazzino della frutta dispone di una pompa di calore per il mantenimento del clima entro un intervallo di temperatura. Una condizione termica critica.
Rappresentazione dell’Informazione
Transcript della presentazione:

Cassaforte asincrona II assegnamento

Descrizione Il progetto Cassaforte II assegnamento consiste in una codifica diversa delle variabili di stato. Codifica iniziale: Codifica riassegnata: ABAAA BBCAA CACDA DAADA x1x x1x2 y1y2 ABCDABCD Sono state evidenziate le corse critiche di giallo, mentre la corsa di colore verde è ammessa.

Sintesi delle funzioni Viene eseguita le sintesi delle funzioni attraverso la mappa di Karnaugh: y1 = !x1!x2!y1!y2 + !x1x2y1 + !x1y1y2 y2 = !x1!x2!y1!y2 + !x1!x2y1y2+ x1x2y1!y2 + x1x2!y1y2 Z = !y1y2 x1x2 y1y2 x1x2 y1y2 x1x2 y1y2 Dalla tabella delle transizioni sintetizzo le equazioni delle variabili di stato y1, y2 e dell’uscita Z

Simulazioni da schematico e VHDL: Behavioural e Post-Route Dalla simulazione Behavioural si può notare che essa si blocca dopo 650ns, esattamente mentre l’uscita Z dovrebbe portarsi a 1, riportando un errore nella console. Il cambiamento simultaneo di entrambe le variabili di stato genera questo errore e blocca la rete. La simulazione Post-Route avviene con successo, ma presenta punti instabili, di errore, e per certe configurazioni di ingresso porta la rete in uno stato sbagliato.

Dopo aver resettato la rete, quando la configurazione di ingresso diventa x1=x2=0 la rete secondo la tabella delle transizioni dovrebbe portarsi nello stato successivo y1=y2=1, cosa che fisicamente non sarebbe possibile in quanto le due variabili di stato y1 e y2 dovrebbero cambiare contemporaneamente. Invece ciò avviene e rende la rete non più in grado di rispondere agli stimoli successivi, difatti l’uscita Z non si porta mai a 1. Quando la configurazione di ingresso è x1=x2=0 e la rete si trova nello stato 00, il suo comportamento non è prevedibile. Dalla simulazione si nota che le variabili di stato si portano in entrambe le due occasioni a 1 simultaneamente, ma in realtà potrebbero restare a 0 o generare errori.

x1x2 y1y Considerazioni Dalle simulazioni è stata esaminata la corsa critica segnalata dal colore verde, ma essa non è l’unica corsa pericolosa della rete. In particolare la corsa evidenziata in giallo potrebbe causare seri problemi nel funzionamento della rete, difatti prima di passare allo stato 01 dallo stato 10, la rete potrebbe transitare o dallo stato 00 il quale rimarrebbe stabile per ingressi x1=x2=1, oppure per lo stato 11. Quest’ultimo comporterebbe un altro doppio cambiamento delle variabili di stato al quale consegue o la possibilità che la rete riesca a raggiungere la configurazione voluta oppure che si riporti allo stato 10 in condizione di instabilità. I ritardi determinano il comportamento della rete.

Dalla dimostrazione ne risulta che l’assegnamento scelto per la cassaforte non è funzionale: la rete, oltre ad essere più complessa, genera diverse corse critiche che interferiscono con il funzionamento. Per ovviare al problema sarebbe necessario aggiungere variabili di stato in modo da eliminare le corse e rendere la rete stabile in ogni stato a seconda degli ingressi. Una possibile soluzione potrebbe essere la seguente: x1x2 y1y2y3y4