Codice Subroutine A Subroutine B IF DEC1 DEC2 EX WB Pipeline Pentium IF1 IF2 IF3 DEC1 DEC2 RAT ROB DIS EX P6.

Slides:



Advertisements
Presentazioni simili
Java base V: La gestione delle Eccezioni
Advertisements

if (condizione.) { blocco_istruzioni } else
© 2007 SEI-Società Editrice Internazionale, Apogeo Unità F2 Selezione.
Iterazione while – do while - for.
Iterazione A. Ferrari.
Linguaggio C++ Selezione.
Selezione A. Ferrari.
Università degli Studi di Napoli Federico II Facoltà di Ingegneria Dipartimento di Informatica e Sistemistica Corso di Sistemi ad elevate prestazioni –
NUOVO QUARTIERE RESIDENZIALE Di Celani Arianna Classe 1^A Progetto di riqualificazione dellarea c.d. ex. Enel Sita in Melegnano tra via Pio IV, via XXIII.
Ottimizzazione statica del codice per processori pipelined Canella Matteo & Miglioli Filippo.
Lez. 31 Universita' di Ferrara Facolta' di Scienze Matematiche, Fisiche e Naturali Laurea Specialistica in Informatica Algoritmi Avanzati Programmazione.
1 Istruzioni, algoritmi, linguaggi. 2 Algoritmo per il calcolo delle radici reali di unequazione di 2 o grado Data lequazione ax 2 +bx+c=0, quali sono.
Architetture dei Calcolatori (Lettere j-z) Il Processore (2)
1 Corso di Informatica (Programmazione) Lezione 11 (19 novembre 2008) Programmazione in Java: controllo del flusso (iterazione)
1 Corso di Informatica (Programmazione) Lezione 10 (12 novembre 2008) Programmazione in Java: espressioni booleane e controllo del flusso (selezione)
Corso di Laurea in Biotecnologie Informatica (Programmazione)
Le strutture di controllo
Programmazione Un programma descrive al computer, in estremo dettaglio, la sequenza di passi necessari a svolgere un particolare compito L’attività di.
Caratteristiche principali dell’architettura del processore MIPS
CALCOLATORI ELETTRONICI
Criticità sui dati Consideriamo una sequenza di 5 istruzioni
Il pipelining E’ una tecnica Analogia con la catena di montaggio
Il pipelining E’ una tecnica Analogia con la catena di montaggio
Criticità sui dati (1° esempio)
Criticità sul controllo
Il pipelining: tecniche di base Lucidi fatti in collaborazione con lIng. Valeria Cardellini.
Criticità sui dati (esempio da fare on line)
Criticità sul controllo
Criticità sul controllo
Lezione 4: Costrutti Condizionali Prof. Raffaele Montella.
Xscale Nicola Rebagliati 2001s135. Cose Xscale Xscale è una microarchitettura per processori che fornisce ottime prestazioni con bassi consumi energetici.
Esercizi su pile Scrivere una funzione che restituisca una nuova pila che contiene i valori di una pila in ingresso in ordine inverso. La pila originale.
Istruzioni di selezione in Java Programmazione Corso di laurea in Informatica.
Fondamenti di Informatica1 Software di base Tra il linguaggio macchina (basso livello) e i linguaggi evoluti (alto livello) esiste uno strato di software.
Javascript 5 Selezione. Listruzione IF (in italiano SE) pone una scelta, ossia 'se vero' esegui in un modo oppure 'se falso' esegui in un altro modo.
Strutture di Controllo
Università degli Studi di Salerno Corso di Calcolatori Elettronici
Cicli in Fortran I cicli consentono di eseguire una sequenza di istruzioni più di una volta due tipi: Cicli iterativi Cicli while.
Sottoprogramma Un blocco di istruzioni, come ad esempio lanello di ritardo, può costituire un sottoprogramma (subroutine) a sé stante, richiamabile dal.
Calcolatori Elettronici Introduzione al Pipelining Francesco Lo Presti Rielaborate da Salvatore Tucci.
BIOINFO3 - Lezione 331 SUBROUTINE IN PERL Una subroutine (funzione, metodo, procedura o sottoprogramma), e` una prozione di codice all`interno di un programma.
Algoritmo Ordinamento di 3 Numeri
Sistemi ad elevate prestazioni Lezione 1
Università degli Studi di Napoli “Federico II” Facoltà di Ingegneria Dipartimento di Informatica e Sistemistica Corso di Sistemi ad elevate prestazioni.
ND-partizione (A) n   A  somma  0 M  1/2 (  a i ) for i  1 to n do S[i]  choice ({true, false}) if S[i] then somma  somma + a i if somma > M then.
Arch. Elab. - S. Orlando 1 Esercitazione su Instruction Level Parallelism Salvatore Orlando.
Arch. Elab. - S. Orlando 1 Progetto del processore e supporto del processore al SO (interruzioni – eccezioni) Salvatore Orlando.
Migliorare le prestazioni delle cache
Bus Interface Unit L1 I-CacheL1 D-Cache Fetch/Decode unit Dispatch/Execute unit Retire unit Instruction Pool System Bus L2 Cache 256 KB integrata 4 cicli.
VERIFICHE DIMENSIONALI E MIGLIORIE PROGETTUALI GRUPPO BATTERIA m. Savoldi.
Calcolatori Elettronici Introduzione al Pipelining
Corso JAVA Lezione n° 03 Istituto Statale di Istruzione Superiore “F. Enriques”
Architettura IA - 16 M. Mezzalama - M. Rebaudengo - M. Sonza Reorda
Informatica Lezione 5 Scienze e tecniche psicologiche dello sviluppo e dell'educazione (laurea triennale) Anno accademico:
Calcolatori Elettronici Il Processore (2)
LA CREAZIONE DI UN MODELLO ORGANIZZATIVO GESTIONALE E DI CONTROLLO
Lez.6 (13/14)Elementi di Programmazione1 Lezione 6 Funzioni Passaggio di parametri.
UNIVERSITÀ DEGLI STUDI DI BOLOGNA
Architettura di un calcolatore e linguaggio macchina.
SPIM Esercizi. Esercizio 1 – il comando ‘li’ Il codice deve eseguire una singola operazione: mettere il valore immediato 1023 nel registro s3.
Informatica Generale Marzia Buscemi
Fabio Casale, Matteo Sosso
Informatica 4 La ricorsione. Definizione di ricorsione Ricorsione è la proprietà di quei programmi che, all’interno delle istruzioni che li compongono,
Il mio viaggio con la matematica nasce proprio con me …..
I Microprocessori Unità 3 del libro Internet Working Sistemi e reti.
Algoritmi Avanzati a.a.2011/2012 Prof.ssa Rossella Petreschi Interconnessione tramite reti Lezione n°6.
Cammino dei Dati (Datapath)
Architetture non Von Neumann
Compito di realtà.
Esercitazione su Instruction Level Parallelism
Transcript della presentazione:

Codice Subroutine A Subroutine B IF DEC1 DEC2 EX WB Pipeline Pentium IF1 IF2 IF3 DEC1 DEC2 RAT ROB DIS EX P6

Codice Subroutine A Subroutine B IF DEC1 DEC2 EX WB Pipeline Pentium IF1 IF2 IF3 DEC1 DEC2 RAT ROB DIS EX P6

Codice Subroutine A Subroutine B IF DEC1 DEC2 EX WB Pipeline Pentium IF1 IF2 IF3 DEC1 DEC2 RAT ROB DIS EX P6

Codice Subroutine A Subroutine B IF DEC1 DEC2 EX WB Pipeline Pentium IF1 IF2 IF3 DEC1 DEC2 RAT ROB DIS EX Predizione del salto P6 Predizione del salto

Codice Subroutine A Subroutine B IF DEC1 DEC2 EX WB Pipeline Pentium IF1 IF2 IF3 DEC1 DEC2 RAT ROB DIS EX P6

Codice Subroutine A Subroutine B IF DEC1 DEC2 EX WB Pipeline Pentium Verifica del salto (il prefetch è ancora nella subroutine) IF1 IF2 IF3 DEC1 DEC2 RAT ROB DIS EX … P6

Codice Subroutine A Subroutine B IF DEC1 DEC2 EX WB Pipeline Pentium IF1 IF2 IF3 DEC1 DEC2 RAT ROB DIS EX … P6

… Codice Subroutine A Subroutine B IF DEC1 DEC2 EX WB Pipeline Pentium IF1 IF2 IF3 DEC1 DEC2 RAT ROB DIS EX … E’ possibile caricare l’istruzione solo grazie al prefetch speculativo in quanto ancora non è arrivato in fase EX per il controllo (mancano 3 clock, ma in realtà ne possono mancare molti di più a seconda del numero di m-ops per ogni istruzione di alto lvl). Potrebbe verificarsi il caso che il prefetch debba prevedere anche il salto alla subroutine B mentre ancora non è stato verificato L’istruzione viene caricata dal prefecth perché il branch è già stato risolto (altrimenti si sarebbe piantato, ma è difficile visto l’esiguo numero di stati tra predizione e verifica) P6