1 Ripple Carry Adder generazione e propagazione del carry, evoluzione delle uscite Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università.

Slides:



Advertisements
Presentazioni simili
Aritmetica Binaria
Advertisements

Circuiti Aritmetico-Logici
IL MICROCONTROLLORE ST6
Circuiti Combinatori Capitolo 3.
Laureando: Emanuele Viviani
Architetture.
Tipo Documento: unità didattica 0 Modulo 0 Compilatore: ??? Supervisore: Data emissione: Release: Indice: A.Scheda informativa B.Introduzione C.Corpo D.Riepilogo.
Sintesi con circuiti LSI-MSI
ANALOGICO-DIGITALI (ADC) DIGITALE-ANALOGICI (DAC)
Informatica 3 Codifica binaria.
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Fenomeni transitoriFenomeni transitori Somma e differenza di due numeri in C2Somma e differenza.
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Somma e differenza di due numeri in C2Somma e differenza di due numeri in C2 Half AdderHalf.
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Fenomeni transitoriFenomeni transitori Somma e differenza di due numeri in C2Somma e differenza.
Ottobre 2002IFTS2002 Acq. Dati Remoti: INFORMATICA 1 Commutazione logica.
Reti combinatorie: moduli di base
BIOINGEGNERIA S. Salinari Lezione 1. Richiami sui filtri digitali Filtri non recorsivi La stima y*(k) è la somma pesata del segnale in k e degli n-1 campioni.
LELETTRONICA LA USO TUTTI I GIORNI, MA NON SO COSA SIA (addirittura la insegno … ma ne conosco solo una parte …) Carla Vacchi Ricercatore Universitario.
Prof. Gino Dini – Università di Pisa. –Elevata precisione –Basso tempo di risposta –Stabilità
Conversione Analogico/Digitale
Sintesi con circuiti LSI-MSI. Realizzazione di reti combinatorie mediante Multiplexers Un multiplexer (MPX ) é una rete combinatoria con N ingressi, una.
EVOLUZIONE DEL PC Legge di Moore: La potenza dei calcolatori raddoppia ogni 18 mesi Metà anni 80 (Personal Computer IBM AT) Architettura 16 bit interna,
Progetto Rete Sequenziale Sincrona
Rete Sincrona Una rete sequenziale sincrona, è dotata di un ingresso E, di un segnale di Clock e uno di reset. Ad ogni fronte del Clock, deve essere campionato.
Aritmetica Computazionale F.Campi, A. Romani A.a
Acquisizione Dati Roberto Ferrari giugno 2009
Tesista: Daniela Di Sclafani
Addizionatori RC e CLA Università degli Studi di Salerno
PROGETTO DI UN FILTRO POLIFASE FIR DECIMATORE PER IMPIEGO IN UN SISTEMA MULTISTANDARD UMTS-WLAN RELATORE: Prof. Carla Vacchi CORRELATORE: Ing. Everest.
UNIVERSITÀ DEGLI STUDI DI PAVIA
void binario(int n); …………………
CARRY LOOKAHEAD ADDER:
CONVOLUZIONE - ESERCIZIO
UNIVERSITÀ DEGLI STUDI DI PAVIA
Reti combinatorie: moduli di base
Elaborato di Laurea di Alessandro LAZZARINI BARNABEI
Laurea Specialistica in Ingegneria delle Telecomunicazioni Università della Calabria - Facoltà di Ingegneria.
SCHEMI A BLOCCHI.
AND AND negazione Corrisponde alla dell’operazione AND
Lezione 2 Matlab: Control System Toolbox
Le funzioni Rassegna degli argomenti trattati LS Tron 14/15 Prof. Carla Fanchin.
Teoria dei sistemi Autore: LUCA ORRU'.
CEFRIEL Consorzio per la Formazione e la Ricerca in Ingegneria dell’Informazione Politecnico di Milano introduzione alle architetture superscalari Come.
Tesina di fine corso Argomento: Corso: Professore: Autori:
Analisi e Sintesi di un contatore BCD con Quartus II
DIST – Università di Genova Modelli per l’ottimizzazione, il controllo e il coordinamento di sistemi di produzione distribuiti Riunione di coordinamento.
Tipo Documento: unità didattica 3 Modulo 7 Compilatore: Supervisore: Data emissione: Release: Indice: A.Scheda informativa B.Introduzione C.Corpo D.Riepilogo.
1 Università degli Studi di Urbino “Carlo Bo” - Facoltà di Economia Corso di Laurea triennale in Marketing e comunicazione d’azienda a.a Corso.
1 Università degli Studi di Urbino “Carlo Bo” - Facoltà di Economia Corso di laurea triennale in Marketing e comunicazione d’azienda a.a Corso.
Vent‘anni di Progetto Policoro documento in occasione del ventennale.
ARCHITETTURA DEI SISTEMI ELETTRONICI
RETI LOGICHE Daniele Manzaroli
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.15.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 15 Sommatori velociSommatori veloci Reti combinatorie frequentiReti combinatorie frequenti ComparatoriComparatori.
Corso di Laurea in Scienze e Tecnologie Chimiche corso di Informatica Generale Paolo Mereghetti DISCo – Dipartimento di Informatica, Sistemistica e Comunicazione.
A.S.E.25.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 25 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse RichiamiRichiami.
UNIVERSITÀ DEGLI STUDI DI PAVIA FACOLTA’ DI INGEGNERIA ELETTRONICA
A.S.E.14.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 14 Sommatori velociSommatori veloci Reti combinatorie frequentiReti combinatorie frequenti ComparatoriComparatori.
Autronica LEZIONE N° 14 ALGEBRA BOOLEANA Postulati
A.S.E.19.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 19 Contatori Sincroni modulo “2 N ”Contatori Sincroni modulo “2 N ” Contatori sincroni modulo.
A.S.E.26.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 26 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse EsempioEsempio.
A.S.E.15.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 15 Sommatori velociSommatori veloci.
NANDNOR A BA NAND B falso vero falso vero vero vero falso vero falso A BA NOR B falso vero falso vero falso vero falso falso vero falso
Università degli Studi di Pavia BLOG E FASHION BLOG, LE NUOVE TENDENZE
Tipo Documento: unità didattica 3 Modulo 7 Compilatore: Supervisore: Data emissione: Release: Indice: A.Scheda informativa B.Introduzione C.Corpo D.Riepilogo.
ISITUTO DI ISTRUZIONE SUPERIORE ALDINI VALERIANI E SIRANI A.S. 2013/2014 PROGRAMMA SETTORIALE LEONARDO DA VINCI PROGETTTO FLI-SPA 2020 FLIPPED CLASSROOM.
Laboratorio II, modulo Elettronica digitale ( cfr. )
Circuiti combinatori Laboratorio di Architetture degli Elaboratori I
Moltiplicazione e ALU Laboratorio di Architetture degli Elaboratori I
CIRCUITI COMBINATORI Mauro Mosca - Università di Palermo – A.A
Transcript della presentazione:

1 Ripple Carry Adder generazione e propagazione del carry, evoluzione delle uscite Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università degli Studi di Pavia Carla Vacchi

2 ipotesi 2 t cout > t s > t cout c out,11 a0a0 b0b0 s0s0 c out,0 a1a1 b1b1 s1s1 c out,1 a2a2 b2b2 s2s2 c out,2 a3a3 b3b3 s3s3 c out,3 a4a4 b4b4 s4s4 c out,4 a5a5 b5b5 s5s5 c out,5 a6a6 b6b6 s6s6 c out,6 a7a7 b7b7 s7s7 c out,7 a8a8 b8b8 s8s8 c out,8 a9a9 b9b9 s9s9 c out,9 a 10 b 10 s 10 c out,10 a 11 b 11 s propagazione del carry assestamento del valore del bit di somma generazione del carry Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università degli Studi di Pavia Carla Vacchi Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite

3 propagazione del carry c out,11 a0a0 b0b0 0s0s0 c out,0 a1a1 b1b1 s1s1 c out,1 a2a2 b2b2 s2s2 c out,2 a3a3 b3b3 s3s3 c out,3 a4a4 b4b4 s4s4 c out,4 a5a5 b5b5 s5s5 c out,5 a6a6 b6b6 s6s6 c out,6 a7a7 b7b7 s7s7 c out,7 a8a8 b8b8 s8s8 c out,8 a9a9 b9b9 s9s9 c out,9 a 10 b 10 s 10 c out,10 a 11 b 11 s assestamento del valore del bit di somma generazione del carry ipotesi 2 t cout > t s > t cout Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università degli Studi di Pavia Carla Vacchi Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite

4 c out,11 propagazione del carry a0a0 b0b0 0 s0s0 c out,0 a1a1 b1b1 s1s1 c out,1 a2a2 b2b2 s2s2 c out,2 a3a3 b3b3 s3s3 c out,3 a4a4 b4b4 s4s4 c out,4 a5a5 b5b5 s5s5 c out,5 a6a6 b6b6 s6s6 c out,6 a7a7 b7b7 s7s7 c out,7 a8a8 b8b8 s8s8 c out,8 a9a9 b9b9 s9s9 c out,9 a 10 b 10 s 10 c out,10 a 11 b 11 s assestamento del valore del bit di somma generazione del carry ipotesi 2 t cout > t s > t cout Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università degli Studi di Pavia Carla Vacchi Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite

5 propagazione del carry c out,11 a0a0 b0b0 0 s0s0 c out,0 a1a1 b1b1 s1s1 c out,1 a2a2 b2b2 s2s2 c out,2 a3a3 b3b3 s3s3 c out,3 a4a4 b4b4 s4s4 c out,4 a5a5 b5b5 s5s5 c out,5 a6a6 b6b6 s6s6 c out,6 a7a7 b7b7 s7s7 c out,7 a8a8 b8b8 s8s8 c out,8 a9a9 b9b9 s9s9 c out,9 a 10 b 10 s 10 c out,10 a 11 b 11 s assestamento del valore del bit di somma generazione del carry ipotesi 2 t cout > t s > t cout Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università degli Studi di Pavia Carla Vacchi Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite

6 propagazione del carry c out,11 a0a0 b0b0 0 s0s0 c out,0 a1a1 b1b1 s1s1 c out,1 a2a2 b2b2 s2s2 c out,2 a3a3 b3b3 s3s3 c out,3 a4a4 b4b4 s4s4 c out,4 a5a5 b5b5 s5s5 c out,5 a6a6 b6b6 s6s6 c out,6 a7a7 b7b7 s7s7 c out,7 a8a8 b8b8 s8s8 c out,8 a9a9 b9b9 s9s9 c out,9 a 10 b 10 s 10 c out,10 a 11 b 11 s assestamento del valore del bit di somma generazione del carry ipotesi 2 t cout > t s > t cout Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università degli Studi di Pavia Carla Vacchi Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite

7 propagazione del carry c out,11 a0a0 b0b0 0s0s0 c out,0 a1a1 b1b1 s1s1 c out,1 a2a2 b2b2 s2s2 c out,2 a3a3 b3b3 s3s3 c out,3 a4a4 b4b4 s4s4 c out,4 a5a5 b5b5 s5s5 c out,5 a6a6 b6b6 s6s6 c out,6 a7a7 b7b7 s7s7 c out,7 a8a8 b8b8 s8s8 c out,8 a9a9 b9b9 s9s9 c out,9 a 10 b 10 s 10 c out,10 a 11 b 11 s assestamento del valore del bit di somma generazione del carry ipotesi 2 t cout > t s > t cout Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università degli Studi di Pavia Carla Vacchi Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite

8 propagazione del carry c out,11 a0a0 b0b0 0s0s0 c out,0 a1a1 b1b1 s1s1 c out,1 a2a2 b2b2 s2s2 c out,2 a3a3 b3b3 s3s3 c out,3 a4a4 b4b4 s4s4 c out,4 a5a5 b5b5 s5s5 c out,5 a6a6 b6b6 s6s6 c out,6 a7a7 b7b7 s7s7 c out,7 a8a8 b8b8 s8s8 c out,8 a9a9 b9b9 s9s9 c out,9 a 10 b 10 s 10 c out,10 a 11 b 11 s assestamento del valore del bit di somma generazione del carry ipotesi 2 t cout > t s > t cout Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università degli Studi di Pavia Carla Vacchi Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite

9 propagazione del carry c out,11 a0a0 b0b0 0s0s0 c out,0 a1a1 b1b1 s1s1 c out,1 a2a2 b2b2 s2s2 c out,2 a3a3 b3b3 s3s3 c out,3 a4a4 b4b4 s4s4 c out,4 a5a5 b5b5 s5s5 c out,5 a6a6 b6b6 s6s6 c out,6 a7a7 b7b7 s7s7 c out,7 a8a8 b8b8 s8s8 c out,8 a9a9 b9b9 s9s9 c out,9 a 10 b 10 s 10 c out,10 a 11 b 11 s assestamento del valore del bit di somma generazione del carry CASO PESSIMO (WORST CASE) Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università degli Studi di Pavia Carla Vacchi Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite

10 propagazione del carry c out,11 a0a0 b0b0 0s0s0 c out,0 a1a1 b1b1 s1s1 c out,1 a2a2 b2b2 s2s2 c out,2 a3a3 b3b3 s3s3 c out,3 a4a4 b4b4 s4s4 c out,4 a5a5 b5b5 s5s5 c out,5 a6a6 b6b6 s6s6 c out,6 a7a7 b7b7 s7s7 c out,7 a8a8 b8b8 s8s8 c out,8 a9a9 b9b9 s9s9 c out,9 a 10 b 10 s 10 c out,10 a 11 b 11 s assestamento del valore del bit di somma generazione del carry CASO PESSIMO (WORST CASE) Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università degli Studi di Pavia Carla Vacchi Ripple Carry Adder Generazione e propagazione del carry, evoluzione delle uscite

Feed-back: Privacy Policy Feed-back
Sul progetto: SlidePlayer Condizioni di utilizzo

© 2024 SlidePlayer.it Inc. All rights reserved.