Circuiti di memorizzazione elementari: i Flip Flop

Slides:



Advertisements
Presentazioni simili
MULTIVIBRATORI BISTABILI
Advertisements

Fenomeni transitori: alee
Dalla macchina alla rete
Capitolo 4 Logica sequenziale
Cassaforte asincrona con retroazioni dei FF SR La Cassaforte asincrona è una rete che una volta ricevuti in ingresso le combinazioni , invia un.
CONTATORI CONTATORE = circuito sequenziale che conta il numero di impulsi di CK applicati al suo ingresso e fornisce un’ indicazione numerica binaria MODULO.
Circuiti sequenziali Capitolo 5.
Circuiti sequenziali sincroni
Algebra di Boole.
Introduzione ai circuiti sequenziali
Circuiti di memorizzazione elementari: i Flip Flop
Bus e interconnessione fra registri
Analisi e sintesi di circuiti combinatori
Analisi e Sintesi di circuiti sequenziali
ANALOGICO-DIGITALI (ADC) DIGITALE-ANALOGICI (DAC)
ANALOGICO-DIGITALI (ADC) DIGITALE-ANALOGICI (DAC)
Autronica LEZIONE N° 15 Reti sequenziali, concetto di memoria, anelli di reazione Esempio, Flip-Flop R-S Tecniche di descrizione Grafo orientato Diagramma.
ARCHITETTURA DEI SISTEMI ELETTRONICI
Argomenti complementari Capitolo 9. Clock Skew Se vi sono dei ritardi sulla linea del clock il funzionamento del circuito potrebbe risentirne pesantemente.
fondamenti di informatica parte 4
Fond. di informatica parte 41 fondamenti di informatica parte 4 appunti per la laurea in Ingegneria Civile, Edile, Ambientale a.a di anna maria.
PSPICE – Circuiti sequenziali principali
Flip-flop e Registri.
Macchine sequenziali.
Dalla macchina alla rete: reti LLC
Il livello analogico digitale Lezione 3_3 Memorie.
Corso Fisica dei Dispositivi Elettronici Leonello Servoli 1 Retta di carico (1) La retta dipende solo da entità esterne al diodo.
Come aumentare le linee di I/O?
Analisi e Sintesi di circuiti sequenziali. Definizione Una macchina sequenziale é un sistema nel quale, detto I(t) l'insieme degli ingressi in t, O(t)
Fond. di informatica 1 parte 41 fondamenti di informatica parte 4 appunti per la laurea in Ingegneria Civile, Edile, Ambientale a.a di anna.
Analisi e sintesi di circuiti combinatori. Reti combinatorie.
Rete Sincrona Una rete sequenziale sincrona, è dotata di un ingresso E, di un segnale di Clock e uno di reset. Ad ogni fronte del Clock, deve essere campionato.
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
Contatore: esempio di circuito sequenziale
I Flip-Flop sono dei particolari Letch, la differenza stà che nel Flip-Flop abbiamo l’impulso di clock. Infatti ad ogni impulso il Flip-Flop cambia il.
Automi LAVORO SVOLTO DA MARIO GERMAN O
ELETTRONICA GEORGE BOOLE FUNZIONI LOGICHE Lezione N° 1
Traformazioni fra Bistabili e Registri
Corso di recupero di Fondamenti di Elettronica – Università di Palermo
V.1. Considerazioni generali V.2. Flip-Flop V.3 Esempi applicativi
Informatica 3 V anno.
Analisi e Sintesi di un contatore BCD con Quartus II
ADC – SCHEMA GENERALE I convertitori AD sono disponibili come circuiti integrati in diversi modelli, che differiscono fra loro per prezzo, prestazioni.
ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 11 Reti sequenzialiReti sequenziali BistabileBistabile Flip - Flop S – RFlip - Flop S – R 11.1A.S.E.
Circuiti Sequenziali Elementi di memoria Logic combinatoria Inputs
LATCH. Circuiti Sequenziali I circuiti sequenziali sono circuiti in cui lo stato di uscita del sistema dipende non soltanto dallo stato di ingresso presente.
Algebra di Boole.
ARCHITETTURA DEI SISTEMI ELETTRONICI
Dalla macchina alla rete: reti LLC. Dalla macchina alla rete Per realizzare una macchina sequenziale è necessario –Codificare gli insiemi I,S,O con variabili.
Architettura degli Elaboratori 1
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali –concetto di memoria –anelli di reazione EsempioEsempio.
Reti Sequenziali Corso di Architetture degli Elaboratori Reti Sequenziali.
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Flip-flop S-R Master-slaveFlip-flop S-R Master-slave Flip-flop J-K Master-slaveFlip-flop.
A.S.E.19.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 19 Contatori Sincroni modulo “2 N ”Contatori Sincroni modulo “2 N ” Contatori sincroni modulo.
A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Flip - Flop J – K Master – SlaveFlip - Flop J – K Master – Slave Soluzione alternativaSoluzione.
A.S.E.16.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 16 Porte Tri StatePorte Tri State Reti sequenzialiReti sequenziali –concetto di memoria –anelli.
ELETTRONICA DIGITALE – circuiti sequenziali
Calcolatori Elettronici
Politecnico di MilanoC.Brandolese, F.Salice Sintesi FSM – Prima parte Calcolatori Elettronici.
Sintesi Sequenziale Sincrona
ELETTRONICA DIGITALE – circuiti sequenziali
Logica di base e Conversione analogico-digitale Lezione 3 / Prima parte Gaetano Arena e.mail: 1.
Laboratorio di Architettura Degli Elaboratori1 Macchine a stati finiti – un automa di Mealy generale con 1 bit d’ingresso, 1 di uscita e 2 di stato.
Flip flop sincronizzati Spesso l’eventuale cambiamento di stato di un flip-flop non si fa coincidere con l’istante in cui si modificano i valori dei bit.
Calliope-Louisa Sotiropoulou I NTRODUZIONE ALLA T ECNOLOGIA D ELL ’FPGA F IELD P ROGRAMMABLE G ATE A RRAYS PISA, 02/03/2016 Marie Curie IAPP Fellow - University.
Laboratorio di Architettura Degli Elaboratori1 PSPICE – Circuiti sequenziali.
I Circuiti Sequenziali ed i Flip/Flop
Sintesi dei circuiti sequenziali
Memorie Laboratorio di Architetture degli Elaboratori I
Transcript della presentazione:

Circuiti di memorizzazione elementari: i Flip Flop

Il circuito sequenziale basilare é il Flip Flop, un circuito in grado di memorizzare un bit di informazione. Il Flip Flop prende anche il nome di bistabile, poiché può trovarsi in due stati stabili: lo stato in cui ha memorizzato un 1 e quello in cui ha memorizzato uno 0.

FF SR con porte NAND

FF con porte NOR SR Q(t) 00 Q(t-1) 01 1 10 0 11 np S R Q

Diagrammi temporali e sincronizzazione Per rappresentare un FF abbiamo a disposizione, come visto: lo schema circuitale (porte logiche con controreazione) il simbolo grafico l'automa la tabella degli stati. Esiste anche un'altra modalità di analisi, che é il diagramma temporale. Il diagramma temporale consente di rappresentare le commutazioni delle uscite di un FF, o di un circuito più complesso, in funzione dell'andamento temporale ingressi.

Temporizzazione R S R

FF JK

FF Toggle

Equivalenza fra i vari tipi di FF

Sistemi sincroni I sistemi sequenziali possono operare in modo sincrono o asincrono. Nei sistemi asincroni i circuiti logici cambiano ogni volta che uno o più ingressi cambiano. Nei sistemi sincroni, l'istante esatto in cui una qualsiasi uscita può cambiare é determinato da un segnale di "cadenza" detto clock. Un clock é un treno di impulsi ad onda quadra. Un sistema sincrono può essere sensibile alle transizioni (o fronti) positivi (0® 1) del clock, oppure ai fronti negativi (1® 0).

Analisi di circuiti sequenziali Dato un circuito sequenziale, descriverne il funzionamento Il funzionamento di un circuito sequenziale va descritto in termini di un automa a stati finiti. Dato lo schema circuitale, dapprima dobbiamo identificare gli elementi di memoria che vi sono inclusi. In ogni istante, la memoria del sistema, ovvero il valore binario memorizzato nei FF, indica lo stato in cui il sistema si trova. Per ogni possibile stato e possibile combinazione degli input, da un esame della parte combinatoria del circuito possiamo determinare i valori delle uscite e il successivo stato in cui il sistema transiterà.

Procedura di analisi di circuiti sequenziali Sincroni Si esaminano gli elementi di memoria del circuito, ovvero i FF. I possibili stati del sistema sono rappresentati dalle possibili combinazioni di valori memorizzabili nei FF, e disponibili sulle uscite Qi. Per n FF, avremo 2n combinazioni, e 2n stati. Si assegna un simbolo di stato ad ogni combinazione di memoria. Per l'esempio di figura 3.6.1, abbiamo 2 FF, e 4 possibili valori memorizzati su Q1 e Q0: 00,01,10,11. Possiamo ad esempio assegnare la seguente codifica: S0®00, S1® 01, S2 ®10, S3 ®11

Esempio 1: 2 FF  8 stati (max) corrispondenti ai valori (Q2Q1Q0) 000 001 010 ….111 2: Assegnamento: S0  000, S1  001, S2  010, S3 0 11 S4  100, S5  101, S6  110, S3 1 11

Procedura di Analisi (2) Si analizza la parte combinatoria del circuito e si ricavano le funzioni di trasferimento per ciascun ingresso di ciascun FF contenuto nel circuito, dette anche funzioni di eccitazione dei FF, nonché le funzioni di trasferimento delle uscite. Per l’esempio precedente: J0 = Q2  Q1 ,K0 = Q2 , J1 = K1 = 1 , J2 = Q0 + Q1, K2 = Q1

Procedura di Analisi (3)

Esempio: 000 111

Graficamente: S0 S7 S5 S3 S4 S2 S1 S6

Registri Serial Input Serial Output (SHIFT REGISTER)

Serial Input Parallel Output

Parallel Input Serial Output

Parallel Input Parallel Output

SHIFT LEFT-RIGHT