ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 16 Reti combinatorie frequenti Comparatori Generatore/verificatore di parità Decodificatoro Codificatori Multiplex Demultiplex A.S.E.

Richiami Porte logiche elementari Half Adder Full Adder Sommatore a riporto seriale Carry Look-Ahead Adder A.S.E.

Comparatore Rete combinatoria che esegue il confronto fra due numeri su “k” bit Numeri interi positivi Tre uscite E (A=B) G (A>B) L (A<B) A.S.E.

Comparatore a 1 bit A A A L E G 1 1 1 B B B A.S.E.

Schema a 1 bit L A E B G A.S.E.

Comparatore a 2 bit A1A0 A1A0 E G A1A0 L B1B0 B1B0 B1B0 A.S.E. 00 01 11 10 1 00 01 11 10 1 00 01 11 10 1 B1B0 B1B0 B1B0 A.S.E.

Schema a 1bit modificato L1 L A1 E1 E B1 G G1 L0 G0 E0 A.S.E.

Schema a 2 bit C-1 L A1 E B1 G L C-1 A0 E G B0 L E G 1 A.S.E.

Osservazione Blocco base Comparatore a “n+1” bit Comparatore a 1 bit con abilitazioni Comparatore a “n+1” bit Comparatore a “n” bit più comparatore a1 bit A.S.E.

Generatore di parità Si impiega (per esempio) per trasmettere a distanza un dato Data una parola a “n” bit Deve fornire un “1” se in numero di uno presenti nella parola è dispari Deve fornire uno “0” se in numero di uno presenti nella parola è pari Si invia la parola di “n” + il bit ti parità A.S.E.

Osservazione Per una parola di 4 bit si ha A3A4 A3A4 P D A1A0 A1A0 00 01 11 10 1 00 01 11 10 1 A1A0 A1A0 A.S.E.

Schema Per parola di 4 bit A3 A3 A2 A2 A1 A1 A0 A0 P4 A.S.E.

Osservazione La verifica di parità in ricezione è eseguita con una rete equivalente a quella di generazione Data una parola di “n” bit Il Generatore di parità necessita di n-1 XOR Il Verificatore di parità necessita di n XOR A.S.E.

Decodificatori (Decoders) Rete combinatoria che converte l’informazione codificata in una forma “più appropriata” Esempi Decodificatore BCD – Sette Segmenti Decodificatore n – 2n In generale un decodificatore è una rete combinatoria con “N” ingressi e “M” uscite con M > N D E C 1 1 2 2 N M A.S.E.

Decodificatore 3 a 8 con Abilitazione 1 2 3 4 5 6 7 x a b c a b c a b c a b c a b c a b c a b c a b c A.S.E.

Schema a b 1 2 c 3 4 5 6 7 a a b b c c E A.S.E.

Osservazione 1 Le uscite del Decodificatore sono i mintermini È possibile realizzare qualunque funzione nella forma SP DEC 3 to 8 f1(x1,x2,x3) x1 x2 x3 f2(x1,x2,x3) 7 A.S.E.

Osservazione 2 Decodificatore 4 a 16 realizzato con decodificatori 2 a 4 con enable X0 1 E X1 1 E X2 1 E X3 E 1 E 3 1 E 15 A.S.E.

Codificatori Rete combinatoria che converte l’informazione “in chiaro” in una forma “codificata” Esempi Codifica Gray Codifica Decimale BCD In generale un decodificatore è una rete combinatoria con “N” ingressi e “M” uscite con M < N 1 C O D 2 1 2 M N A.S.E.

Decimale - BCD 1 2 3 4 5 6 7 8 9 d c b a A.S.E.

Codice Gray Proprietà Codice Gray a N bit Lo stato “N” differiscono da quello “N-1” per un solo bit Codice Gray a N bit C.G. a N-1 preceduto da 0 + C. G. a N-1 invertito preceduto da 1 Chiamato anche CODICE INVERSO Viene utilizzato nelle macchine a controllo numerico A.S.E.

Codice GRAY a 4 bit QD QC QB QA G3 G2 G1 G0 1 2 3 4 5 6 7 8 9 A B C D 1 2 3 4 5 6 7 8 9 A B C D E F A.S.E.

Tabelle di Verità G3 G2 BA BA 00 01 11 10 1 00 01 11 10 1 D C D C G1 G0 BA BA 00 01 11 10 1 00 01 11 10 1 D C D C A.S.E.

Multiplex Rete combinatoria con 2N ingressi una uscita e N ingressi di controllo In uscita viene presentato l’ingresso K, dove K corrispondente al numero decodificato relativo agli N ingressi di controllo 1 M U X 2 U 2N 1 2 N A.S.E.

MUX 4 a 1 1 1 U 2 2 3 3 a b 1 2 3 A.S.E.

Osservazione MUX come Generatore di funzioni programmabile M U X P0 [ 0 ] M U X P1 [ 1 ] P2 f(x1,x2) [ X1 + X2 ] [ 1 ] P3 [ 0 ] X1 X2 A.S.E.

Demultilex Rete combinatoria con 1 ingresso 2N uscite e N ingressi di controllo L’ingresso viene convogliato sull’uscita K, dove K corrispondente al numero decodificato relativo agli N ingressi di controllo D E M 1 2 U 2N 1 2 N A.S.E.

Conclusioni Reti combinatorie frequenti Comparatori Generatore/verificatore di parità Decodificatore Codificatore Multiplex Demultiplex A.S.E.