Circuiti Aritmetico-Logici

Slides:



Advertisements
Presentazioni simili
Rappresentazioni numeriche
Advertisements

Aritmetica Binaria
Informatica Generale Marzia Buscemi IMT Lucca
Espressioni generali e MULTIPLEXER.
Simulazione del calcolo di due numeri binari
La struttura fisica e logica di un elaboratore
Rappresentazioni numeriche
Codifica dei Dati Idea: vogliamo rappresentare dati eterogenei utilizzando un linguaggio che l’elaboratore puo’ facilmente manipolare Essenzialmente vogliamo.
Circuiti Combinatori Capitolo 3.
Architetture.
Fondamenti di Informatica I Facoltà di Ingegneria Informatica Esercitazione.
SPIM Esercizi. Esercizio 1 – il comando li Il codice deve eseguire una singola operazione: mettere il valore immediato 1023 nel registro s3.
Esercitazioni su circuiti combinatori
Architetture dei Calcolatori (Lettere j-z) Il Processore (2)
Circuiti di memorizzazione elementari: i Flip Flop
Sintesi dei circuiti sequenziali
Sintesi con circuiti LSI-MSI
27+ 12= Risultato troppo grande = = 39 = -25 errore di overflow in binario =
ANALOGICO-DIGITALI (ADC) DIGITALE-ANALOGICI (DAC)
Informatica 3 Codifica binaria.
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Fenomeni transitoriFenomeni transitori Somma e differenza di due numeri in C2Somma e differenza.
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Somma e differenza di due numeri in C2Somma e differenza di due numeri in C2 Half AdderHalf.
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Fenomeni transitoriFenomeni transitori Somma e differenza di due numeri in C2Somma e differenza.
1 Corso di Informatica (Programmazione) Lezione 4 (24 ottobre 2008) Architettura del calcolatore: la macchina di Von Neumann.
PSPICE – simulazione sommatori, comparatori
Caratteristiche principali dell’architettura del processore MIPS
Flip-flop e Registri.
Reti combinatorie: moduli di base
Criticità sui dati (esempio da fare on line)
Sintesi con circuiti LSI-MSI. Realizzazione di reti combinatorie mediante Multiplexers Un multiplexer (MPX ) é una rete combinatoria con N ingressi, una.
La conversione analogico-digitale, campionamento e quantizzazione
L'algebra di Boole e le sue applicazioni
Fondamenti di Informatica Laurea in Ingegneria Civile e Ingegneria per lambiente e il territorio Il calcolatore Stefano Cagnoni e Monica Mordonini Dipartimento.
Algebra di Boole e Funzioni Binarie
La macchina di von Neumann
L’Architettura del Sistema di Elaborazione
Diagramma degli stati che descrive il comportamento della rete.
Cassaforte Asincrona di Mealy
Aritmetica Computazionale F.Campi, A. Romani A.a
ARITMETICA BINARIA.
Il Modello logico funzionale dell’elaboratore
Addizionatori RC e CLA Università degli Studi di Salerno
I vettore interruzioni
Architettura del calcolatore
Dimitri Caruso Classe 2^ Beat ISIS G. Meroni Anno Scolastico 2007/08
CARRY LOOKAHEAD ADDER:
Le istruzioni dell’ 8086 Classe 3.
Reti combinatorie: moduli di base
ARCHITETTURA DI UN ELABORATORE
Unità centrale di processo
AND AND negazione Corrisponde alla dell’operazione AND
Architettura di una CPU
Teoria dei sistemi Autore: LUCA ORRU'.
Tecniche di progettazione Fault Tolerant
Tesina di fine corso Argomento: Corso: Professore: Autori:
ORGANIZZAZIONE DI UN SISTEMA DI ELABORAZIONE
Rappresentazione dell’Informazione
Analisi e Sintesi di un contatore BCD con Quartus II
Informatica Lezione 5 Scienze e tecniche psicologiche dello sviluppo e dell'educazione (laurea triennale) Anno accademico:
Calcolatori Elettronici Il Processore (2)
Laboratorio Informatico
1 Ripple Carry Adder generazione e propagazione del carry, evoluzione delle uscite Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università.
A.S.E.25.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 25 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse RichiamiRichiami.
Rappresentazione dell’informazione
Architettura degli Elaboratori 1
Il calcolatore Stefano Cagnoni e Monica Mordonini
A.S.E.26.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 26 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse EsempioEsempio.
NANDNOR A BA NAND B falso vero falso vero vero vero falso vero falso A BA NOR B falso vero falso vero falso vero falso falso vero falso
Struttura Fondamentale degli Elaboratori Elaboratore –È un sistema numerico –È un sistema automatico –È un sistema a programamzione registrabile –Ha una.
Transcript della presentazione:

Circuiti Aritmetico-Logici in un PC, le operazioni aritmetiche e logiche tra i dati sono svolte nell’ALU (Arithmetic Logic Unit) con la supervisione della CU (Control Unit). In particolare la ALU può svolgere: operazioni aritmetiche: +,-,*,/ operazioni logiche: AND, OR, NOT, EX-OR, complemento a 1, a 2,… operazioni di scorrimento e rotazione architettura di Von Neumann esempio: la CU preleva dalla memoria un’istruzione di somma (es. ADD AX,BX) la CU comanda la ALU, mediante opportuni segnali di controllo, ed eseguire la somma dei dati contenuti nei due registri AX, BX il risultato viene memorizzato nel registro AX

Somma binaria ad ogni passo del processo di addizione: si esegue la somma di 3 bit: il bit del primo addendo, il corrispondente bit del secondo addendo e un bit di riporto dalla posizione precedente il risultato produce 2 bit: un bit di somma e un bit di riporto che sarà sommato nella posizione successiva  questo processo è seguito per i bit di ciascun peso

Sommatore completo (FA, Full Adder) B Cin S Cout 1

Sommatore parallelo (ripple carry)

Propagazione del riporto tcarry_out=n*tP,FA all’aumentare del numero di bit il tempo di generazione del carry_out diventa eccessivo sommatori Look-Ahead-Carry (LAC): utilizzano delle porte logiche per generare il riporto in anticipo, in quanto ognuno di essi può essere espresso come funzione logica solo degli ingressi A e B e del carry_in: es: i sommatori LAC realizzano un buon compromesso tra velocità di risposta e complessità circuitale

Sottrazione binaria qualunque sottrazione binaria (es: 45-18=27) può essere trasformata in una somma utilizzando la rappresentazione in complemento a 2 del numero negativo:

Impiego del sommatore per eseguire differenze

ALU L’unità aritmetico logica (ALU) è in grado di compiere operazioni logiche ed aritmetiche su dati espressi in forma binaria A, B = dati di ingresso (operandi) R = risultato carry = (eventuale) riporto generato in uscita S0…S3 (linee di selezione) = definiscono l’operazione da compiere l’ALU è un circuito combinatorio e programmabile

Unità Logica AB A+B AB not A nell’unità logica (LU), ciascun bit del primo operando viene portato, insieme al corrispondente bit del secondo operando, all’ingresso di diverse porte logiche; l’uscita di ciascuna porta viene portata ad un MUX perciò, tramite le linee di selezione, è possibile scegliere l’operazione voluta S1 S0 operazione AB 1 A+B AB not A

Unità Aritmetica per costituire l’unità aritmetica (AU) è necessario utilizzare 8 full-adder in cascata, in modo che il Cout di uno sia collegato al Cin del successivo; ad ogni FA vengono poi inviati direttamente i bit del primo operando, mentre attraverso un MUX è possibile inviare al secondo ingresso del FA: 00000000 11111111 B not B le linee S1,S0 agiscono direttamente sugli ingressi di selezione del MUX mentre l’ulteriore segnale di selezione S2 consente di immettere o meno un bit di carry all’ingresso del primo FA

Unità Aritmetica A+0=A A-1 A+B A-B-1 A+1 A A+B+1 A-B S2 S1 S0 operazione A+0=A 1 A-1 A+B A-B-1 A+1 A A+B+1 A-B

Unione dei sottosistemi LU, AU