Stefano Magnoni : Arber Ngjela : Relatore: Prof. Francesco BRUSCHI

Slides:



Advertisements
Presentazioni simili
Implementazione di un sistema di gestione per un IP-Core in ambiente GNU\Linux embedded: Infrared Data Association Relatore: Prof. Fabrizio FERRANDI Correlatore:
Advertisements

PROGETTO FORMATIVO AZIENDALE “RESIDENZIALE”
Elaborazione numerica del suono
Gestione Input Output A. Ferrari.
IL COMPUTER: l'HARDWARE
Referenti: Prof. Anna Antola Ing. Marco Domenico Santambrogio
Francesco Redaelli - Davide Sacchi
Politecnico di Milano Realizzazione di un componente per un sistema dedicato: integrazione del componente RC6 a 128 bit in EDK Relatore: Prof. Fabrizio.
Politecnico di Milano UNA METODOLOGIA PER LA STIMA DELLE RISORSE HARDWARE IN ARCHITETTURE RICONFIGURABILI Relatore: Prof. Fabrizio FERRANDI Correlatore:
Politecnico di Milano Sviluppo di una applicazione per DIOPSIS 740: Rotazione e Ridimensionamento di immagini Sviluppo di una applicazione per DIOPSIS.
Relatore: Prof. Anna Antola
Carlo Di Federico - Matricola n Roberto Gonella - Matricola n
IPGen: un framework per la generazione automatica di IP-Core per FPGA
BAnMaT Light: un tool per la rilocazione software dei bitstream
BAnMaT:un framework per l’analisi e la manipolazione di bitstream orientato alla riconfigurabilità parziale Relatore: Prof. Fabrizio FERRANDI.
POLITECNICO DI MILANO Valutazione del tool PlanAhead per la realizzazione di architetture riconfigurabili Chiara Fornoni: Relatore:
Politecnico di Milano Realizzazione di una Applicazione basata su Riconfigurabilit à Dinamica: Riconoscimento di Contorni di Immagini A.A. 2004/2005 Relatore:
Realizzazione di un componente per un sistema dedicato: sviluppo dell’algoritmo di crittografia RC6 a 128 bit Relatore: Prof. Fabrizio Ferrandi Correlatore:
POLITECNICO DI MILANO Politecnico di Milano A.A. 2005/06 MECCANISMI DI SINCRONIZZAZIONE PER SISTEMI MULTIPROCESSORE BASATI SUL DISPOSITIVO D740 Candidato:
Relatore: Prof. Fabrizio Ferrandi
Politecnico di Milano Sviluppo di strumenti per l'analisi e la manipolazione di bitstream per la riconfigurabilità parziale Relatore: Prof. Fabrizio FERRANDI.
POLITECNICO DI MILANO NERD: Net-based Environment for Reconfigurable Devices Realizzazione di un Framework Distribuito Multi Utente per la Riconfigurabilità
POLITECNICO DI MILANO DRCP: Come gestire in modo efficiente la riconfigurazione parziale dinamica su FPGA Luca Cerri: Relatore: Prof.
Relatore: Prof. Fabrizio FERRANDI
POLITECNICO DI MILANO Framework per lo sviluppo di descrizioni HW basato su ImpulseC tramite l'uso di algoritmi evolutivi Relatore: prof.ssa Anna Maria.
UNIVERSITÀ DEGLI STUDI DI TRIESTE Facoltà di Ingegneria Dipartimento di Elettrotecnica, Elettronica ed Informatica REALIZZAZIONE DI UN SISTEMA EMBEDDED.
Laureando: Emanuele Viviani
Realizzazione di algoritmi video su FPGA
Laureando: Marco DALLE FESTE
Sviluppo di un’interfaccia Camera Link - FPGA
Progetto di un circuito a microcontrollore per la gestione del ricetrasmettitore impiegato nel satellite Atmocube Laureando: Stefano Punis Relatore: Prof.
Comandi ai dispositivi di I/O + Si usano due metodi per mandare informazioni a un dispositivo: –Istruzioni specifiche di I/O –I/O mappato in memoria (memory.
Relatore:. Prof. Fabrizio FERRANDI Correlatore:. Ing. Marco D
I COMPONENTI DEL Computer
INDAGINI DEL CAMPO DI SPOSTAMENTI INDOTTO DA UNA FONDAZIONE SUPERFICIALE SU SABBIA CON METODI DI ANALISI D’IMMAGINE POLITECNICO DI MILANO FACOLTA’ D’INGEGNERIA.
Glossario. AGP Accelerated Graphics Port: architettura di bus che permette alle schede grafiche laccesso diretto al bus di sitema (fino a 100MHz), invece.
Connettore Ethernet per la rete Porte Audio In/Out/Mic
La gestione dell'I/O Architettura degli elaboratori 1 - A. Memo La gestione dellI/O 4Prestazioni e generalità 4.1Modelli di funzionamento 4.2Dischi.
Introduzione ai calcolatori
Salvatore Loffredo 18 maggio 2007
Fondamenti di Informatica Laurea in Ingegneria Civile e Ingegneria per lambiente e il territorio Il calcolatore Stefano Cagnoni e Monica Mordonini Dipartimento.
Corso di Laurea in Biotecnologie corso di Informatica Paolo Mereghetti DISCo – Dipartimento di Informatica, Sistemistica e Comunicazione.
Corso di Laurea Magistrale in Informatica
Sistemi di acquisizione
TECNICHE DI INPUT/OUTPUT
Le porte e le periferiche Palade Valeriu Classe 2^BEAT ISIS G. Meroni Lissone Anno Scolastico 2007/2008.
Relatore: Prof. Carla VACCHI Correlatore: Ing. Daniele SCARPA
2. Hardware Componenti di base di un computer
PROGETTO DI UN FILTRO POLIFASE FIR DECIMATORE PER IMPIEGO IN UN SISTEMA MULTISTANDARD UMTS-WLAN RELATORE: Prof. Carla Vacchi CORRELATORE: Ing. Everest.
Autori Giovanni Rossi e Matteo Tofacchi
Il Calcolatore Elettronico
MODULO 01 Il computer.
Relatore Tesi di laurea di
COME È FATTO UN COMPUTER
Inseguimento adattativo binoculare in tempo reale
Tesi di Master Universitario Applicazione Sperimentale SoftPLC e SCADA
Elaborato di Laurea di Alessandro LAZZARINI BARNABEI
1 Struttura di un sistema grafico e frame buffer Daniele Marini.
Registro a scorrimento
Interfaccia hardware tra PIC e scheda di memoria SD/MMC
CEFRIEL Consorzio per la Formazione e la Ricerca in Ingegneria dell’Informazione Politecnico di Milano © 2001 William Fornaciari Architetture di calcolo.
Sistemi embedded per l’auto: ricevitore GPS
Corso di Laurea in Scienze e Tecnologie Chimiche corso di Informatica Generale Paolo Mereghetti DISCo – Dipartimento di Informatica, Sistemistica e Comunicazione.
Io ho voluto dimostrarlo attraverso una delle mie passioni:
Concetti di base Computer, HW e SW
Click to add text L’ Unità di Elaborazione. Struttura : Unità di controllo: coordina attività CPU ALU: unità aritmetico-logica, esegue operazioni tra.
Il modello di Von Neumann
Laura Laurella CONOSCIAMO IL NOSTRO PC Immagina di costruire il tuo personal computer …
Alessandro Quieti cl. 1° B a.s “Se vuoi conoscere veramente una persona, guarda il suo Hard Disk!”
Anno scolastico 2014/2015 Classe 1° B Venerucci Samuele.
Transcript della presentazione:

Studio e realizzazione di controller VGA per sistemi embedded basati su FPGA Stefano Magnoni : stefano.magnoni@dresd.org Arber Ngjela : arber.ngjela@dresd.org Relatore: Prof. Francesco BRUSCHI Correlatore: ing. Marco Domenico SANTAMBROGIO

Indice Contesto, Motivazioni e Obiettivi Componente che supporta lo standard VGA per Xilinx Spartan 3 Xilinx Virtex 4 Risultati Analisi caso di studio Conclusioni e Sviluppi Futuri

Contesto, Motivazioni e Obiettivi Nell’elaborazione di immagini sono presenti vincoli temporali sempre più stringenti per cui talvolta si preferisce l’adozione di soluzioni hardware Possibile metodologia di lavoro: Trasferimento immagini da PC alla board Manipolazione delle immagini Trasferimento immagini dalla board al PC Proposta: Realizzare un core che possa proiettare il risultato su monitor Standard VGA

VGA core per Spartan 3 (1/2) I dispositivi messi a disposizione dalla scheda DAC a 3-bit 2 x SRAM da 512KByte Core realizzato

VGA core per Spartan 3 (2/2) Il componente visualizza i pixel su un monitor acquisendo parole di 16 bit dalla memoria. Ogni parola contiene 5 pixel e quindi si ha un bit non utilizzato. Overhead = 1/16 = 6,25% No buffer Dominio applicativo ristretto

PLB-TFT-LCD-CNTLR per Virtex 4 (1/2) Dispositivi presenti sulla scheda DDR da 64MByte DAC a 15-bit Architettura bus-based Trasferimento dati su PLB Controllo su DCR

PLB-TFT-LCD-CNTLR per Virtex 4 (2/2) Clock Due domini Gestore: DCM (Digital Clock Manager )

Caso di Studio (1/3) Caso di studio Ricerca zone calde in immagini termografiche Scorrimento sequenziale dei pixel per l’evidenziazione delle zone di interesse

Caso di Studio (2/3) Soluzione su Spartan 3 starter board: Conversione dell’input in modalità 8 colori Nessun filtraggio sul rumore dell’immagine di input Zone rosse diventano zone nere Risultati ottenuti:

Caso di Studio (3/3) Soluzione su board ML403: Filtraggio FIR (Finite Impulse Response) tramite filtro di “smoothing” per riduzione rumore gaussiana Riconoscimento livelli con i seguenti risultati:

Conclusioni e Sviluppi Futuri ML403 Installazione sistema operativo linux e mappatura a video dello standard-output Eliminare l’attuale collo di bottiglia legato al trasferimento seriale utilizzando la porta USB Spartan 3 starter board Poco utilizzabile a fini pratici Passaggio all’utilizzo di 2 board

Dimostrazione Mettiamo qui il video??

Domande