A.S.E.15.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 15 Sommatori velociSommatori veloci.

Slides:



Advertisements
Presentazioni simili
Aritmetica Binaria
Advertisements

Circuiti Aritmetico-Logici
Carlo Di Federico - Matricola n Roberto Gonella - Matricola n
Circuiti Combinatori Capitolo 3.
Architetture.
Informatica 3 Codifica binaria.
A.S.E.25.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 25 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Fenomeni transitoriFenomeni transitori Somma e differenza di due numeri in C2Somma e differenza.
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Somma e differenza di due numeri in C2Somma e differenza di due numeri in C2 Half AdderHalf.
A.S.E.7.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 7 Errore di rappresentazioneErrore di rappresentazione Fattore di scalaFattore di scala Rappresentazione.
A.S.E.15.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 15 Tecniche strutturateTecniche strutturate –PLD PLAPLA PROMPROM PALPAL.
A.S.E.6.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 6 Complemento a MComplemento a M Rappresentazione di numeri con segnoRappresentazione di numeri.
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 RIEPILOGO Aritmetica in Base 2RIEPILOGO Aritmetica in Base 2 Interi assolutiInteri assoluti.
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Fenomeni transitoriFenomeni transitori Somma e differenza di due numeri in C2Somma e differenza.
Ottobre 2002IFTS2002 Acq. Dati Remoti: INFORMATICA 1 Commutazione logica.
Macchine sequenziali.
Reti combinatorie: moduli di base
Macchine sequenziali.
Rete Sincrona Una rete sequenziale sincrona, è dotata di un ingresso E, di un segnale di Clock e uno di reset. Ad ogni fronte del Clock, deve essere campionato.
Aritmetica Computazionale F.Campi, A. Romani A.a
Schema a blocchi di un convertitore A/D a sovracampionamento
ARITMETICA BINARIA.
Tesista: Daniela Di Sclafani
Addizionatori RC e CLA Università degli Studi di Salerno
CARRY LOOKAHEAD ADDER:
Pulse Code Modulation P.C.M.
Reti combinatorie: moduli di base
Teoria dei sistemi Autore: LUCA ORRU'.
Tesina di fine corso Argomento: Corso: Professore: Autori:
Analisi e Sintesi di un contatore BCD con Quartus II
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
1 Ripple Carry Adder generazione e propagazione del carry, evoluzione delle uscite Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università.
AUTRONICA10.1 Autronica LEZIONE N° 10 Conversione da base 2 a base 8Conversione da base 2 a base 8 Conversione da base 2 a base 16Conversione da base 2.
Università degli Studi di Bergamo Facoltà di Lingue e Letterature Straniere Facoltà di Lettere e Filosofia A.A Informatica generale 1 Appunti.
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
RETI LOGICHE Daniele Manzaroli
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.6.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 6 Algebra BOOLEANA Sistema matematico formaleSistema matematico formale Elementi, operazioni,
A.S.E.15.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 15 Sommatori velociSommatori veloci Reti combinatorie frequentiReti combinatorie frequenti ComparatoriComparatori.
A.S.E.20.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 20 Flip - Flop J – K Master – SlaveFlip - Flop J – K Master – Slave Soluzione alternativaSoluzione.
A.S.E.24.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 24 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
A.S.E.25.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 25 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse RichiamiRichiami.
Rappresentazione dell’informazione
A.S.E.22.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 22 Riconoscitore di sequenzaRiconoscitore di sequenza Sintesi di contatore modulo 8Sintesi di.
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali –concetto di memoria –anelli di reazione EsempioEsempio.
A.S.E.23.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 23 Sintesi di contatore modulo 8Sintesi di contatore modulo 8 Contatori modulo 2 NContatori.
A.S.E.14.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 14 Sommatori velociSommatori veloci Reti combinatorie frequentiReti combinatorie frequenti ComparatoriComparatori.
A.S.E.7.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 7 ALGEBRA BOOLEANA PostulatiPostulati Principio di dualitàPrincipio di dualità Teoremi fondamentaliTeoremi.
A.S.E.10.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 10 Mappe di KarnaughMappe di Karnaugh ImplicantiImplicanti Implicanti principaliImplicanti principali.
A.S.E.22.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 22 Sintesi di contatore modulo 8Sintesi di contatore modulo 8 Contatori modulo 2 NContatori.
Autronica LEZIONE N° 14 ALGEBRA BOOLEANA Postulati
A.S.E.14.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 14 Rappresentazione esponenzialeRappresentazione esponenziale Virgola mobileVirgola mobile Operazioni.
Architettura degli Elaboratori 1
A.S.E.19.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 19 Flip-Flop R-SFlip-Flop R-S Variabili di statoVariabili di stato Flip-Flop R-S con abilitazioneFlip-Flop.
CALCOLO DELLA DFT Marina Ruggieri, Ernestina Cianca, Modulo di Elaborazione dei Segnali (Colleferro), Nuovo Ordinamento, aa
A.S.E.19.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 19 Contatori Sincroni modulo “2 N ”Contatori Sincroni modulo “2 N ” Contatori sincroni modulo.
A.S.E.9.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 9 Algebra BOOLEANA a due valori Sistema matematico formaleSistema matematico formale Elementi,
A.S.E.26.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 26 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse EsempioEsempio.
AUTRONICA9.1 Autronica LEZIONE N° 9 Conversione da base 2 a base 8Conversione da base 2 a base 8 Conversione da base 2 a base 16Conversione da base 2 a.
Rappresentazione degli interi
A.S.E.6.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 6 CodiciCodici BCDBCD GRAYGRAY ASCIIASCII RIEPILOGO Aritmetica in Base 2RIEPILOGO Aritmetica.
Struttura Fondamentale degli Elaboratori Elaboratore –È un sistema numerico –È un sistema automatico –È un sistema a programamzione registrabile –Ha una.
Corso di Laurea in Informatica Architettura degli elaboratori a.a La macchina programmata (3) Istruzioni J-type Istruzioni di salto Istruzioni.
Laboratorio II, modulo Elettronica digitale ( cfr. )
המים בגוף האדם. מגישות:קרישטל אירית אנגיל עירית.
Circuiti combinatori Laboratorio di Architetture degli Elaboratori I
CIRCUITI COMBINATORI Mauro Mosca - Università di Palermo – A.A
Transcript della presentazione:

A.S.E.15.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 15 Sommatori velociSommatori veloci

A.S.E.15.2 Richiami Somma e differenza di due numeri inSomma e differenza di due numeri in – Modulo e Segno –Complemento a 1 –Complemento a 2 Half AdderHalf Adder Full AdderFull Adder Sommatori e Sottrattori di due word di n bitSommatori e Sottrattori di due word di n bit

A.S.E.15.3 Tempo di ritardo nel Sommatore T c = ritardo del Carry, T s = ritardo della sommaT c = ritardo del Carry, T s = ritardo della somma T tot = 3T c + T sT tot = 3T c + T s c i+1 FA cici aiai sisi bibi b0b0 a0a0 b1b1 a1a1 c i+1 FA cici aiai sisi bibi b2b2 a2a2 c i+1 FA cici aiai sisi bibi b3b3 a3a3 s0s0 s1s1 s3s3 s2s2 c4c4 c0c0 cici aiai sisi bibi c i+1

A.S.E.15.4 Sommatori veloci Considerazioni sul CarryConsiderazioni sul Carry cicicici aiaiaiai bibibibi sisisisi c i

A.S.E.15.5 Carry Look-Ahead Adder Quindi risultaQuindi risulta  C 1 = G 0 + P 0 C 0  C 2 = G 1 + P 1 C 1 = G 1 + P 1 G 0 + P 1 P 0 C 0  C 3 = G 2 + P 2 C 2 = G 2 + P 2 G 1 + P 2 P 1 G 0 + P 2 P 1 P 0 C 0  C 4 = G 3 + P 3 C 3 = G 3 + P 3 G 2 + P 3 P 2 G 1 + P 3 P 2 P 1 G P 3 P 2 P 1 P 0 C 0 –I vari Carry possono essere generati simultaneamente

A.S.E.15.6 Blocco base G i = A i B i P i = A i  B i S i = P i  C iG i = A i B i P i = A i  B i S i = P i  C i AiAiAiAi BiBiBiBi CiCiCiCi SiSiSiSi PiPiPiPi GiGiGiGi

A.S.E.15.7 Look - Ahead Carry Generator Schema G P C in C3C3C3C3 C2C2C2C2 C1C1C1C1

A.S.E.15.8 Schema del sommatore Look - Ahead Carry Generator G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS S3S3S3S3 S2S2S2S2 S1S1S1S1 S0S0S0S0 c0c0c0c0

A.S.E.15.9 Carry Look-Ahead Adder Quindi risultaQuindi risulta  C 1 = G 0 + P 0 C 0  C 2 = G 1 + P 1 C 1 = G 1 + P 1 G 0 + P 1 P 0 C 0  C 3 = G 2 + P 2 C 2 = G 2 + P 2 G 1 + P 2 P 1 G 0 + P 2 P 1 P 0 C 0  C 4 = G 3 + P 3 C 3 = G 3 + P 3 G 2 + P 3 P 2 G 1 + P 3 P 2 P 1 G P 3 P 2 P 1 P 0 C 0  G* = G 3 + P 3 G 2 + P 3 P 2 G 1 + P 3 P 2 P 1 G 0  P* = P 3 P 2 P 1 P 0  C 4 = G* + P*C 0

A.S.E Look - Ahead Carry Generator C in G P C3C3C3C3 C2C2C2C2 C1C1C1C1 G*P*

A.S.E Schema del sommatore gerarchico Look - Ahead Carry Generator G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS S3S3S3S3 S2S2S2S2 S1S1S1S1 S0S0S0S0 c0c0c0c0 c1c1c1c1 c3c3c3c3 c2c2c2c2 G*P* Look - Ahead Carry Generator G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS S7S7S7S7 S6S6S6S6 S5S5S5S5 S4S4S4S4 c4c4c4c4 c1c1c1c1 c3c3c3c3 c2c2c2c2 G*P* Look - Ahead Carry Generator S0S0S0S0

A.S.E Conclusioni Sommatori velociSommatori veloci