Relatore:. Prof. Fabrizio FERRANDI Correlatore:. Ing. Marco D

Slides:



Advertisements
Presentazioni simili
Implementazione di un sistema di gestione per un IP-Core in ambiente GNU\Linux embedded: Infrared Data Association Relatore: Prof. Fabrizio FERRANDI Correlatore:
Advertisements

Amministrazione dei servizi di stampa. Sommario Introduzione ai servizi di stampa Introduzione ai servizi di stampa Terminologia della stampa Terminologia.
3A Informatica A.s
Gestione Input Output A. Ferrari.
Classe IV B A.s – 2013 Programma di Sistemi 5 ore (3 laboratorio) Docenti –Prof. Alberto Ferrari –Prof. Italo DallAre.
Informatica e Telecomunicazioni
Francesco Redaelli - Davide Sacchi
Politecnico di Milano Realizzazione di un componente per un sistema dedicato: integrazione del componente RC6 a 128 bit in EDK Relatore: Prof. Fabrizio.
Politecnico di Milano UNA METODOLOGIA PER LA STIMA DELLE RISORSE HARDWARE IN ARCHITETTURE RICONFIGURABILI Relatore: Prof. Fabrizio FERRANDI Correlatore:
Politecnico di Milano Sviluppo di una applicazione per DIOPSIS 740: Rotazione e Ridimensionamento di immagini Sviluppo di una applicazione per DIOPSIS.
Relatore: Prof. Anna Antola
Carlo Di Federico - Matricola n Roberto Gonella - Matricola n
IPGen: un framework per la generazione automatica di IP-Core per FPGA
BAnMaT Light: un tool per la rilocazione software dei bitstream
BAnMaT:un framework per l’analisi e la manipolazione di bitstream orientato alla riconfigurabilità parziale Relatore: Prof. Fabrizio FERRANDI.
POLITECNICO DI MILANO Valutazione del tool PlanAhead per la realizzazione di architetture riconfigurabili Chiara Fornoni: Relatore:
Politecnico di Milano Realizzazione di una Applicazione basata su Riconfigurabilit à Dinamica: Riconoscimento di Contorni di Immagini A.A. 2004/2005 Relatore:
Realizzazione di un componente per un sistema dedicato: sviluppo dell’algoritmo di crittografia RC6 a 128 bit Relatore: Prof. Fabrizio Ferrandi Correlatore:
POLITECNICO DI MILANO Politecnico di Milano A.A. 2005/06 MECCANISMI DI SINCRONIZZAZIONE PER SISTEMI MULTIPROCESSORE BASATI SUL DISPOSITIVO D740 Candidato:
Relatore: Prof. Fabrizio Ferrandi
Politecnico di Milano Sviluppo di strumenti per l'analisi e la manipolazione di bitstream per la riconfigurabilità parziale Relatore: Prof. Fabrizio FERRANDI.
POLITECNICO DI MILANO NERD: Net-based Environment for Reconfigurable Devices Realizzazione di un Framework Distribuito Multi Utente per la Riconfigurabilità
Politecnico di Milano Realizzazione di un algoritmo di controllo per la riconfigurabilit à dinamica di moduli SystemC Relatore: Fabrizio Ferrandi Correlatore:
POLITECNICO DI MILANO DRCP: Come gestire in modo efficiente la riconfigurazione parziale dinamica su FPGA Luca Cerri: Relatore: Prof.
Relatore: Prof. Fabrizio FERRANDI
POLITECNICO DI MILANO Framework per lo sviluppo di descrizioni HW basato su ImpulseC tramite l'uso di algoritmi evolutivi Relatore: prof.ssa Anna Maria.
Stefano Magnoni : Arber Ngjela : Relatore: Prof. Francesco BRUSCHI
1 Processi e Thread Meccanismi di IPC, Inter Process Communication (1)
1 Processi e Thread Meccanismi di IPC (1). 2 Comunicazioni fra processi/thread Processi/thread eseguiti concorrentemente hanno bisogno di interagire per.
SINCRONIZZAZIONE E TRASFERIMENTO VIA WEB DI IMMAGINI E DATI MULTIMEDIALI CON INFORMAZIONI GEOGRAFICHE E RAPPRESENTAZIONI CARTOGRAFICHE Laureando: Mitja.
Progetto di circuiti su FPGA
Università degli studi di Trieste – Tesi di laurea triennale in Ingegneria elettronica PROTOCOLLO DI COMUNICAZIONE TRA PC E MICROCONTROLLORE PER UN’INTERFACCIA.
UNIVERSITÀ DEGLI STUDI DI TRIESTE Facoltà di Ingegneria Dipartimento di Elettrotecnica, Elettronica ed Informatica REALIZZAZIONE DI UN SISTEMA EMBEDDED.
Realizzazione di algoritmi video su FPGA
Università degli Studi di Trieste
Realizzazione di un robot mobile controllato mediante comandi labiali
Progetto di circuiti su FPGA
MAIS WP5 – Architectures Luca Negri Politecnico di Milano Roma – novembre 05.
Struttura dei sistemi operativi (panoramica)
FACOLTÁ DI INGEGNERIA CORSO DI LAUREA INGEGNERIA INFORMATICA Progetto e Sviluppo di un Algoritmo di Scheduling per il Sistema RTAI Candidato: Luca Marzario.
Università degli studi di Udine facoltà di Scienze M.F.N. SVILUPPO FUNZIONALITA' GIS SU PORTALE ZOPE Relatore: Prof. Claudio Mirolo Laureando: Marco Celotti.
UNIVERSITÀ DEGLI STUDI DI MODENA E REGGIO EMILIA Facoltà di Scienze Matematiche, Fisiche e Naturali Corso di Laurea in Scienze dellInformazione Applicazione.
PROGETTAZIONE E REALIZZAZIONE DI UN MIDDLEWARE CLIENT-SERVER
INPUT / OUTPUT. Connessione tra componenti CPU RAM DischiMonitor StampanteTastieraMouse BUS = Interfacce o Controller.
La gestione dellinput/output Poiché i dispositivi esterni hanno una struttura difforme da quella di un processore, ciascuna periferica necessiterà di una.
INTRODUZIONE l sistema operativo è il primo software che lutente utilizza quando accende il computer; 1)Viene caricato nella memoria RAM con loperazione.
TECNICHE DI INPUT/OUTPUT
Relatore Tesi di laurea di
Marco Losito - matr Paola Mussida - matr
L.S. Ingegneria Elettronica Orientamento “Progettazione Elettronica”
Seconda Università degli Studi di Napoli Facoltà di Economia Corso di Informatica Prof.ssa Zahora Pina.
Servizi Grid ed agenti mobili : un ambiente di sviluppo e delivering
Tesi di Master Universitario Applicazione Sperimentale SoftPLC e SCADA
GESTIONE INTERRUPT CPU INTEL 8086
UNIVERSITA' DEGLI STUDI DI MILANO Facoltà di Scienze Matematiche, Fisiche e Naturali Corso di Laurea in Informatica Analisi, progettazione e realizzazione.
ELETTRONICA DIGITALE (II PARTE) (1)
VHDL per FPGA Courtesy of S. Mattoccia.
Universita’ degli Studi Roma Tre
4/12/98Cristina Silvano - CEFRIEL1 Sintesi ad alto livello Cristina Silvano CEFRIEL - Politecnico di Milano Electronic Design Automation (EDA) Area Via.
SVILUPPO DI UN SERVIZIO DI STAMPA PER DISPOSITIVI MOBILI BASATO SULLE PIATTAFORME JINI E J2ME Candidato Relatore Marco Lazzara Prof. Ing. Vincenzo Grassi.
Algoritmi euristici per l’ottimizzazione dell’offerta nella raccolta di rifiuti Tesi di laurea di Nicola Bindini Relatore: Chiar.mo Prof. Ing. DANIELE.
D.I.Me.Ca. – D.I.Me.Ca. – Università degli Studi di Cagliari Facoltà di Ingegneria Dipartimento di Ingegneria.
Lucia Melotti 1/14 Bologna, 7 luglio 2004 Aspetti di sicurezza nello scambio di messaggi XML tra un partner ebXML ed un Web Service di Lucia Melotti Relatore:
Sistemi operativi di rete Ing. A. Stile – Ing. L. Marchesano – 1/18.
Alex Marchetti Infrastruttura di supporto per l’accesso a un disco remoto Presentazione del progetto di: Reti di calcolatori L-S.
Architetture dei sistemi di calcolo, sistemi operativi, reti di calcolatori Dr. Luciano Bononi Facoltà di Scienze, Fisiche Naturali dell’Università di.
Riunione CCR 21/12/2005 Gruppo Storage Relazione sulla analisi di infrastrutture Fibre Channel e presentazione attivita’ per il 2006 Alessandro Brunengo.
1 Informatica di Base Facoltà di Lingue e Letterature Straniere Corso di laurea in Relazioni Pubbliche.
Introduzione Misurare l’impatto che può avere l’aggiunta di traffico sulle prestazioni di un sistema di rete è molto utile. Nel testing di applicazioni.
Calliope-Louisa Sotiropoulou I NTRODUZIONE ALLA T ECNOLOGIA D ELL ’FPGA F IELD P ROGRAMMABLE G ATE A RRAYS PISA, 02/03/2016 Marie Curie IAPP Fellow - University.
Transcript della presentazione:

Sistemi Dedicati Multiprocessore: Sincronizzazione Hardware Tramite Semafori Relatore: Prof. Fabrizio FERRANDI Correlatore: Ing. Marco D. SANTAMBROGIO Tesi di Laurea di: Alessandro MELE Francesca MALCOTTI A.A. 2003/2004

Francesca Malcotti - Alessandro Mele Sommario Obiettivi Introduzione alla tecnologia delle FPGA Metodologia proposta Implementazione della metodologia Conclusioni e sviluppi futuri Luglio 2004 Francesca Malcotti - Alessandro Mele

Francesca Malcotti - Alessandro Mele Obiettivi Sviluppo di una metodologia per la definizione ed implementazione di un IP core che realizzi le funzionalità di un motore di gestione della concorrenza hardware tramite semafori Integrazione dell’IP core all’interno di una architettura multiprocessore processore 1 2 3 n ……. bus risorsa condivisa Luglio 2004 Francesca Malcotti - Alessandro Mele

Francesca Malcotti - Alessandro Mele FPGA - Introduzione FPGA: Field Programmable Gate Arrays Rappresentano una particolare tipologia di dispositivi programmabili Logica programmabile per: Maggiore specializzazione Supporto per implementare funzionalità del sistema Riusabilità di una particolare configurazione per diverse applicazioni Riduzione dei costi e dei tempi di progettazione Riconfigurabilità Luglio 2004 Francesca Malcotti - Alessandro Mele

Metodologia – Come procedere studio della specifica dell’interfaccia Open Core Luglio 2004 Francesca Malcotti - Alessandro Mele

Metodologia – Risorsa Condivisa Risorsa condivisa: Memoria dati semplificazione di un sistema multiprocessore a memoria centralizzata Garantire la mutua esclusione processore 1 2 3 n ……. bus memoria condivisa gestore della concorrenza Luglio 2004 Francesca Malcotti - Alessandro Mele

Metodologia - Interrupt Meccanismo fondamentale per la gestione della concorrenza in una architettura multiprocessore processore richiede risorsa risorsa disponibile? il gestore della concorrenza segnala il lock sulla risorsa tramite interrupt processore attende la disponibilità si no gestore della concorrenza utilizzo e successivo unlock della risorsa Luglio 2004 Francesca Malcotti - Alessandro Mele

Metodologia – Device Driver Elemento fondamentale per la gestione dell’IP core lato software Interfaccia la descrizione hardware (VHDL) del componente con l’applicazione che lo utilizza Applicazione utente Device Driver IP Core (hardware) Luglio 2004 Francesca Malcotti - Alessandro Mele

Implementazione - Tools Sviluppo e supporto ad alto livello per la progettazione di sistemi dedicati Embedded Developement Kit, EDK (versione 6.2i) Supporto per la simulazione comportamentale di un componente data la sua specifica in un linguaggio di descrizione dell’hardware Modelsim XE II (versione 5.7c) Luglio 2004 Francesca Malcotti - Alessandro Mele

Implementazione – Sistema (1) Luglio 2004 Francesca Malcotti - Alessandro Mele

Implementazione – Sistema (2) Microblaze Porta dati Porta istruzioni Opb_gpio Opb_uartlite Bram_block Memoria dati condivisa Modulo DCM regolazione frequenza in ingresso Luglio 2004 Francesca Malcotti - Alessandro Mele

Implementazione – Caso di Studio Obiettivi Apprendere come implementare ed integrare correttamente nel sistema un IP core dedicato Comprendere e verificare alcune funzionalità di base (gestione interrupt, creazione driver) necessarie, secondo la metodologia proposta, per lo sviluppo di un gestore della concorrenza hardware Luglio 2004 Francesca Malcotti - Alessandro Mele

Implementazione - Interrupt Gestione degli interrupt con EDK Caso 1 Un solo IP core che solleva un solo interrupt alla volta Caso 2 Un solo IP core che può sollevare più interrupt Più IP core concorrenti interrupt controller ad ogni IP core è associata una ISR (funzione di int_handler) Luglio 2004 Francesca Malcotti - Alessandro Mele

Implementazione – Device Driver Luglio 2004 Francesca Malcotti - Alessandro Mele

Implementazione – Memoria Luglio 2004 Francesca Malcotti - Alessandro Mele

Conclusioni e Sviluppi Futuri Luglio 2004 Francesca Malcotti - Alessandro Mele

Francesca Malcotti - Alessandro Mele FINE PRESENTAZIONE Luglio 2004 Francesca Malcotti - Alessandro Mele