MAIS WP5 – Architectures Luca Negri Politecnico di Milano Roma – novembre 05

5.1 - Scalable and flexible low power architectures

MAIS WP5 Architectures – Politecnico di Milano 3 Indice Lottica: valutare soluzioni architetturali – a livello di processore (nodo) e di rete, capaci di supportare le applicazioni MAIS in modo soddisfacente – in particolare garantendo: Elevate prestazioni Buona sicurezza Basso consumo di potenza. Aree di lavoro 1.Architetture flessibili: verso soluzioni Chip MultiProcessor 2.Gli aspetti di sicurezza: robustezza ai side channel attacks 3.Reti wireless: ottimizzazione in potenza

MAIS WP5 Architectures – Politecnico di Milano 4 Architetture flessibili Lo scopo: prestazioni sempre più elevate con consumo di potenza accettabile Linee di soluzione possibili: evolutiva e innovativa Il lavoro degli anni precedenti: prevalentemente secondo la linea evolutiva (LXMT) si era predisposto lambiente di sviluppo per architetture innovative Chip MultiProcessor (CMP) Attività 2005: focalizzata prevalentemente sulla soluzione innovativa

MAIS WP5 Architectures – Politecnico di Milano 5 Architetture flessibili CMP: soluzione particolarmente adeguata alle applicazioni MAIS (parallelismo a livello di thread e di istruzione) Problema centrale: ottimizzazione della sincronizzazione in architetture CMP basate sullapproccio Network-on-Chip Si è proposta una soluzione innovativa basata sulla introduzione del Synchronization-operation Buffer (SB), che consente guadagni significativi in termini di prestazioni e di consumo energetico Si è sviluppata anche la relativa piattaforma di simulazione

MAIS WP5 Architectures – Politecnico di Milano 6 Problematiche di sicurezza Problema essenziale preso in considerazione: robustezza contro i side-channel attacks attacchi in potenza (v. anche attività ST) attacchi mediante iniezione di guasti Attacchi in potenza: problema affrontato in relazione a implementazioni software (aspetto essenziale: identificare gli aspetti più fragili – in particolare legati alla gestione delle cache)

MAIS WP5 Architectures – Politecnico di Milano 7 Problematiche di sicurezza Attacchi mediante iniezione di guasti: problema affrontato in relazione al progetto di coprocessori hardware per gli algoritmi AES ed RSA; Progetto di unità capaci di autodiagnosi ( guasto spontaneo o guasto iniettato dallattacante) e di sopravvivenza ai guasti ( capacità di generare comunque codice corretto, superando lattacco) con ridondanza spaziale (area del circuito) e temporale (latenza aggiuntiva) molto contenute.

MAIS WP5 Architectures – Politecnico di Milano 8 Reti wireless Lavoro già svolto in precedenza Definizione di una metodologia per la modellazione in potenza di protocolli di comunicazione e successiva caratterizzazione dei modelli per dispositivi reali Applicazione al protocollo Bluetooth con ottimizzazioni in potenza per il caso punto-punto Lavoro svolto nel 2005 Applicazione al protocollo WiFi Ottimizzazioni in potenza per reti Bluetooth nel caso di topologie complesse multi-hop (scatternet)

MAIS WP5 Architectures – Politecnico di Milano 9 Reti wireless: modello in potenza di Modello Device - independent 1

MAIS WP5 Architectures – Politecnico di Milano 10 Reti wireless: modello in potenza di Caratterizzazione sperimentale in potenza 2

MAIS WP5 Architectures – Politecnico di Milano 11 Reti wireless: ottimizzazione di scatternet Bluetooth Ottimizzazione della potenza in scenari con molti dispositivi mobili (cellulari, PDA, auricolari etc.) : Bluetooth scatternet Primo passo : modello in potenza del singolo dispositivo Secondo passo : Dati requisiti di QoS creare una topologia a basso consumo oppure dati requisiti e topologia configurare la rete per ridurre il consumo Power = …

MAIS WP5 Architectures – Politecnico di Milano 12 Reti wireless: ottimizzazione di scatternet Bluetooth Esempio : selezione dei parametri di ogni link Modalità attiva o sniff (duty cycle ridotto) Intervallo di sniff Controllo del tradeoff tra ritardo end-to-end e potenza In alternativa : tradeoff tra trhoughput e potenza Lavoro in collaborazione con ETH Zurigo

5.2 Microdatabases

MAIS WP5 Architectures – Politecnico di Milano 14 WP 5.2 : Stato corrente e lavoro futuro Risultati Ottenuti Messa a punto della metodologia: studio delle problematiche di sorgenti eterogenee e con caratteristiche paritetiche (peer to peer) PoliDBMS JDBC Layer Driver XML Funzioni di aggregazione Lavori in corso Re-ingegnerizzazione PoliDBMS Porting su varie piattaforme Realizzazione di un dimostratore (caso di studio MAIS)