Circuiti di memorizzazione elementari: i Flip Flop

Circuiti di memoria elementari: Flip Flop (o bistabili) Il circuito sequenziale basilare é il Flip Flop, un circuito in grado di memorizzare un bit di informazione. Il Flip Flop prende anche il nome di bistabile, poiché può trovarsi in due stati stabili: lo stato in cui ha memorizzato un 1 e quello in cui ha memorizzato uno 0.

FF SR con porte NAND

Effetto dell’impulso negativo di Set 1 S R Q Notate che, al termine dell’impulso di set, Q rimane ad uno!

Ma se Q(t) fosse stato 1? 1 S 1 R Q 1 1 R Q 1 Q e Q sarebbero rimasti immutati!! Q

Quindi: Nel FF con porte nand, se in t Q=0,Q=1 allora un impulso negativo di Set porta Q(t+1) al valore 1 Se invece in t Q=1 , Q=0 allora Q(t+1) resta al valore uno Perciò: un impulso di set ha comunque l’effetto Q(t+1)=1

Analogamente: Un impulso di Reset porta, o mantiene, Q(t+1) al valore 0. Quindi: Q=0 Q=1 R=0,S=1 R=1,S=0

Vediamo ora le altre combinazioni S=1 R=1 1 1 1 1 1 1 1 1 Per S=R=1 lo stato del FF non cambia!

La combinazione S=R=0 (doppio impulso) genera uno stato non stabile Quando R e S tornano nella condizione di riposo (1,1) gli input degli AND diventano 11, e Q e Q di nuovo transitano entrambi a 0.. 1 1 1 1 1 In (t+1) sia Q che Q transitano a 1!!

FF con porte NOR S R Q SR Q(t) 00 Q(t-1) 01 1 10 0 11 np Il comportamento è lo stesso, ma il FF cambia stato in corrispondenza degli impulsi positivi. Un doppio impulso SR crea uno stato instabile.

Diagrammi temporali e sincronizzazione Per rappresentare un FF abbiamo a disposizione, come visto: lo schema circuitale (porte logiche con controreazione) il simbolo grafico l'automa la tabella degli stati. Esiste anche un'altra modalità di analisi, che é il diagramma temporale. Il diagramma temporale consente di rappresentare le commutazioni delle uscite di un FF, o di un circuito più complesso, in funzione dell'andamento temporale ingressi.

Sistemi sincroni I sistemi sequenziali possono operare in modo sincrono o asincrono. Nei sistemi asincroni i circuiti logici cambiano ogni volta che uno o più ingressi cambiano. Nei sistemi sincroni, l'istante esatto in cui una qualsiasi uscita può cambiare é determinato da un segnale di "cadenza" detto clock. Un clock é un treno di impulsi ad onda quadra. Un sistema sincrono può essere sensibile alle transizioni (o fronti) positivi (0 1) del clock, oppure ai fronti negativi (1 0).

Diagramma temporale di un FF SR asincrono

FF D (Delay) sincrono Q “segue” D con un ritardo (Delay) Q D D=0 Q(t+1)=0 D=1 Q(t+1)=1 Q ck Il ritardo dipende dal clock D clock Q

Delay=SR R=not(S) D Ck D =

FF JK

Diagramma temporale JK sincrono

FF Toggle

Equivalenza fra i vari tipi di FF

Analisi di circuiti sequenziali Dato un circuito sequenziale, descriverne il funzionamento Il funzionamento di un circuito sequenziale va descritto in termini di un automa a stati finiti. Dato lo schema circuitale, dapprima dobbiamo identificare gli elementi di memoria che vi sono inclusi. In ogni istante, la memoria del sistema, ovvero il valore binario memorizzato nei FF, indica lo stato in cui il sistema si trova. Per ogni possibile stato e possibile combinazione degli input, da un esame della parte combinatoria del circuito possiamo determinare i valori delle uscite e il successivo stato in cui il sistema transiterà.

Procedura di Analisi (1) Si esaminano gli elementi di memoria del circuito, ovvero i FF. I possibili stati del sistema sono rappresentati dalle possibili combinazioni di valori memorizzabili nei FF, e disponibili sulle uscite Qi. Per n FF, avremo 2n combinazioni, e 2n stati. Si assegna un simbolo di stato ad ogni combinazione di memoria.

Esempio 1 Per l'esempio di figura, abbiamo 2 FF, e 4 possibili valori memorizzati su Q1 e Q0: 00,01,10,11. Possiamo ad esempio assegnare la seguente codifica: S000, S1 01, S2 10, S3 11

Esempio 2 1: 2 FF  8 stati (max) corrispondenti ai valori (Q2Q1Q0) 000 001 010 ….111 2: Assegnamento: S0  000, S1  001, S2  010, S3 0 11 S4  100, S5  101, S6  110, S3 111

Procedura di Analisi (2) Si analizza la parte combinatoria del circuito e si ricavano le funzioni di trasferimento per ciascun ingresso di ciascun FF contenuto nel circuito, dette anche funzioni di eccitazione dei FF, nonché le funzioni di trasferimento delle uscite.

Esempio Notate: il circuito non ha input, cambia stato solo sui fronti di clock Esempio Inoltre, gli output coincidono con i Qi J0 = Q2  Q1 ,K0 = Q2 , J1 = K1 = 1 , J2 = Q0 + Q1, K2 = Q1

Procedura di Analisi (3)

Esempio: J0 = Q2  Q1 ,K0 = Q2 , J1 = K1 = 1 , J2 = Q0 + Q1, K2 = Q1 000 1 1 1 S7 001 010 011 100 101 110 111 110 000 100 010 011 101 Questa parte della tabella si riempie sulla base delle EB Q2Q1Q0(t) Non ci sono input Q2Q1Q0(t+1) Output=Qi

Procedura di Analisi (3) La prima e ultima colonna rappresentano le transizioni dell’automa

Graficamente: Come osservato, le transizioni avvengono sui fronti di clock, gli output coincidono col codice assegnato ad ogni stato, in quanto Qi=oi S0 S7 S5 S3 S4 S2 S1 S6

Esempio 2

Analisi Due FF di tipo D, 4 stati S0 S1 S2 S3 Espressioni booleane degli input

Tabella stati futuri Q1Q0Cnt D1 D2 Q1Q0(t+1) stato input 000 001 010 011 100 101 110 111 0 0 0 1 1 0 1 1 00 01 10 11

Automa S(t),i(t) S(t+1) D1 D2 Q1Q0(t+1) 000 001 010 011 100 101 110 Cnt D1 D2 Q1Q0(t+1) 000 001 010 011 100 101 110 111 0 0 0 1 1 0 1 1 00 01 10 11

Diagramma temporale Le frecce rosse indicano le transizioni di stato (sincrone), i ti indicano eventi (asincroni fra loro) Q1Q0 Cnt Q1Q0(t+1) 000 001 010 011 100 101 110 111 00 01 10 11 t5 S0 S3 S1 S2 S3

Circuiti sequenziali importanti Contatori: circuiti che contano sequenze ordinate o qualsiasi Registri: circuiti per memorizzare e leggere stringhe di bit

Contatore sincrono

Q3Q2Q1Q0 (t) J3K3 J2K2 J1K1 J0K0 Q3Q2Q1Q0 (t+1) 0000 0001 0010 0011 0100 0101 0110 0111 00 11 1000 1001 1010 1011 1100 1101 1110 1111 1 2 3 5 11 10 9 8 4 6 7 12 13 14 15

Divisore di Frequenza

ck Q1Q0 (t) J1K1 J0K0 Q1Q0 (t+1) 00 01 10 11 00 10 11 01

Q1Q0 (t) Q1Q0 (t+1) 00 01 10 11 ck T Q0 4T Q1 2T

Registri Classificabili in base alla modalità di scrittura e lettura dei dati: Serial Input Serial Output (Shift register) SISO Serial Input Parallel Output SIPO Parallel Input Serial Output PISO Parallel Input Parallel Output PIPO

Registri Serial Input Serial Output (SHIFT REGISTER)

Shift Register (SISO)

Serial Input Parallel Output

Parallel Input Serial Output

Parallel Input Parallel Output

SHIFT LEFT-RIGHT