Sintesi dei circuiti sequenziali

Slides:



Advertisements
Presentazioni simili
MULTIVIBRATORI BISTABILI
Advertisements

Fenomeni transitori: alee
Dalla macchina alla rete
Esercizi e applicazioni di
Informatica Generale Marzia Buscemi IMT Lucca
Espressioni generali e MULTIPLEXER.
Cassaforte asincrona SR
CONTATORI CONTATORE = circuito sequenziale che conta il numero di impulsi di CK applicati al suo ingresso e fornisce un’ indicazione numerica binaria MODULO.
Circuiti Aritmetico-Logici
(sommario delle lezioni in fondo alla pagina)
Architetture.
Circuiti sequenziali sincroni
Calcolatori Elettronici Parte IV
SPIM Esercizi. Esercizio 1 – il comando li Il codice deve eseguire una singola operazione: mettere il valore immediato 1023 nel registro s3.
Introduzione ai circuiti sequenziali
Sintesi FSM – Prima parte
Circuiti di memorizzazione elementari: i Flip Flop
Analisi e sintesi di circuiti combinatori
Analisi e Sintesi di circuiti sequenziali
27+ 12= Risultato troppo grande = = 39 = -25 errore di overflow in binario =
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Fenomeni transitoriFenomeni transitori Somma e differenza di due numeri in C2Somma e differenza.
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.6.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 6 Complemento a MComplemento a M Rappresentazione di numeri con segnoRappresentazione di numeri.
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Fenomeni transitoriFenomeni transitori Somma e differenza di due numeri in C2Somma e differenza.
A.S.E.29.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 29 Riconoscitore di sequenza 1Riconoscitore di sequenza 1 Sintesi del Flip-Flop D latchSintesi.
ARCHITETTURA DEI SISTEMI ELETTRONICI
PSPICE – simulazione sommatori, comparatori
Flip-flop e Registri.
Macchine sequenziali.
Reti combinatorie: moduli di base
Dalla macchina alla rete: reti LLC
Macchine sequenziali.
Analisi e Sintesi di circuiti sequenziali. Definizione Una macchina sequenziale é un sistema nel quale, detto I(t) l'insieme degli ingressi in t, O(t)
Lezione 5. Ricapitolando…. Sistemi P2P puri Sistemi UniformiSistemi Non uniformi Abbiamo detto abbastanza KoordeNeighbor of Neighbor routing (NON)
Ricapitolando…. Sistemi P2P puri Sistemi UniformiSistemi Non uniformi Abbiamo detto abbastanza KoordeNeighbor of Neighbor routing (NON)
L'algebra di Boole e le sue applicazioni
Analisi e sintesi di circuiti combinatori. Reti combinatorie.
Reti Logiche Reti Logiche Corso di Architetture degli Elaboratori.
Algebra di Boole e Funzioni Binarie
Cos’è una sequenza? Una sequenza è una successione finita di valori, dove ogni valore ha una durata prefissata e costante (T). I valori della sequenza.
Rete Asincrona Una rete sequenziale asincrona è dotata di due ingressi E, X e di una uscita Z. L'uscita Z deve diventare 1 solamente quando durante l'ultima.
Progetto Rete Sequenziale Asincrona
PROGETTO 1 Un lettore di musica digitale è dotato di un sistema per la regolazione del volume composto da tre pulsanti + e – e [] e progettato in modo.
Una macchina sequenziale asincrona ha due ingressi x1, x2 e un'uscita z. Gli ingressi non cambiano mai di valore contemporaneamente. L'uscita assume il.
Diagramma degli stati che descrive il comportamento della rete.
Cassaforte Asincrona di Mealy
Contatore: esempio di circuito sequenziale
CircuitiLogici. x1x1 x2x2 f x1x1 x2x2 f(x 1,x 2 ) f(x 1,x 2 ) = x 1 +x 2 = x 1 x 2 OR.
ARITMETICA BINARIA.
Progetto Asincrono Schematico.
Reti combinatorie: moduli di base
Rete sequenziale asincrona.
Riassunto Rete Vi sono dunque due ingressi (X1,X2) e ununica uscita; X1 e X2 non cambiano mai contemporaneamente Luscita va a 1 se viene rispettata la.
Specifiche di Sistema.
Capitolo 8: Progetto di Macchine a Stati Finiti Reti Logiche Contemporary Logic Design Randy H. Katz University of California, Berkeley May 1993.
Tecnologie delle Costruzioni Aeronautiche 1 Esercitazione 3 © Goran Ivetic.
AND AND negazione Corrisponde alla dell’operazione AND
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Cassaforte asincrona II assegnamento. Descrizione Il progetto Cassaforte II assegnamento consiste in una codifica diversa delle variabili di stato. Codifica.
Introduzione Il progetto Cassaforte II assegnamento consiste in una diversa codifica delle variabili di stato. Ci si chiede se questo possa influenzare.
Una rete sequenziale asincrona ha due ingressi C,X e un’uscita Z. I segnali C,X non cambiano mai di valore contemporaneamente. Il segnale C è periodico;
Traformazioni fra Bistabili e Registri
Teoria dei sistemi Autore: LUCA ORRU'.
Rappresentazione dell’Informazione
Algebra di Boole.
La tabella delle verità è un modo per rappresentare il comportamento di una funzione combinatoria La tabella delle verità ha due tipi di colonne: colonne.
Sintesi dei circuiti sequenziali
Transcript della presentazione:

Sintesi dei circuiti sequenziali

Dalla specifica verbale all’automa Codifica degli stati e scelta dei FF Tabella Stati Futuri Ricavare funzioni booleane degli output del blocco combinatorio Espressioni booleane minime e schema circuitale END

Supponiamo eseguito il passo 1

Codifica degli stati e scelta dei FF Scegliamo FF di tipo JK Codifica stati S0 Q1=0Q0=0 S1 Q1=0Q0=1 S2 Q1=1Q0=0 S3 Q1=1Q0=1 Nota: in questo modo Q1 e Q2 coincidono con il valore dell’output!!

Tabella Stati Futuri Q1Q0X (t) J1K1 J0K0 Q1Q0=Y1Y0 (t+1) 000 00 001 01 010 10 011 100 101 11 110 111

Tabella delle transizioni dei FF JK Q(t) Q(t+1) J(t) K(t) 0 0 0 X 0 1 1 X 1 0 X 1 1 1 X 0

Ricavare funzioni booleane degli output del blocco combinatorio Q1Q0X (t) J1K1 J0K0 Q1Q0=Y1Y0 (t+1) 000 00 001 01 010 10 011 100 101 11 110 111 0X 0X 0X 1X 1X X1 0X X0 X0 0X X0 1X X0 X0 X1 X1

Espressioni booleane minime X Q1Q0 1 00 01 11 10 J1 K1 J0 K0

..e schema circuitale

SINTESI DI UN CONTATORE

TABELLA STATI FUTURI 0X 0X 1X 0X 1X X1 0X X0 1X 1X X1 X1 X0 X0 1X Q2Q1Q0 (t) J2K2 J1K1 J0K0 Q2Q1Q0=Y2Y1Y0 (t+1) 000 001 010 011 100 101 110 111 0X 0X 1X 0X 1X X1 0X X0 1X 1X X1 X1 X0 X0 1X X0 1X X1 X0 X0 1X X1 X1 X1

Mappe e Espressioni booleane J0 = K0 = 1 J1 = K1 = Q0 J2 = K2 = Q1*Q0

Schema circuitale

Un esercizio un po’ più complesso

1. Dalla specifica all’automa

2. Automa e codifica stati 0 / 1 0 / 0 1 / 0 1 / 1 Associamo lo stato S0 con la configurazione Q1 Q0 = 00 dei FF, S1 con Q1 Q0 = 01 e S2 con Q1 Q0 = 10 (la configurazione Q1 Q0 = 11 non è usata).

3. Tabella stati futuri

4.Espressioni booleane minime

5.Schema circuitale x z T1 T0