COSTRUZIONI E STRUMENTAZIONE ELETTRONICHE Lezione n° 2 Richiami Costanti concentrate – Costanti distribuite Ritardo di propagazione Lunghezza efficace Influenza del PACKAGING sul PCB Evoluzione del PACKAGING Through-Hole (Fori passanti) Surface Mount (Montaggio superficiale) Multi-Chip Module (MCM) C.S.E.

RICHIAMI C.S.E.

Testi di Riferimento C.S.E.

Leggi di Kirchoff C.S.E.

Campi eletrici e magnetici C.S.E.

Resistenza parassita C.S.E.

Induttanza parassita C.S.E.

Capacità parassita C.S.E.

Validità del modello Costanti concentrate Costanti distribuite Le tensioni e le correnti sono solo funzioni del tempo Per l’analisi di una rete si possono usare le LEGGI DI KIRCHOFF Costanti distribuite Le tensioni e le correnti sono funzioni del tempo e dello spazio Per l’analisi di una rete si devono usare le EQUAZIONI DI MAXWELL C.S.E.

Richiami Ritardo di propagazione Velocità di propagazione Impedenza caratteristica C.S.E.

Esempi er Costate dielettrica Permeabilità magnetica MEZZO Tp V Aria 1 [ps/cm] V [m/s]x108 Aria 1 33.4 2.99 Cavo Coassiale 1.8 44.7 2.23 2.3 50.6 1.98 PCB (in FR4 Traccia esterna) 2.8 – 4.5 56 - 71 1.7 – 1.4 PCB (in FR4 Traccia interna) 4.5 70.7 1.41 PCB (in Allumina Traccia est.) 8 - 10 94 - 105 1- 0.9 C.S.E.

Lunghezza Efficace 1 Definizione Rapporto fra tempo di salita e ritardo di propagazione C.S.E.

Lunghezza Efficace 2 Significato Esempio Spazio percorso dal segnale nell’intervallo di tempo Tr Esempio “fotografia” della tensione lungo il percorso in vari istanti LE= 16.7 cm L= 50 cm C.S.E.

Lunghezza Efficace 3 Esempio 2 Su percorsi brevi non si nota L’effetto del tempo di propagazione L= 2 cm C.S.E.

Lunghezza Efficace 4 Confronto Regola empirica Per L < LE/6 Costanti Concentrare Per L > LE/6 Costanti Distribuite LE= 16.7 cm L= 50 cm L= 2 cm C.S.E.

Riferimenti TESTO su MCM C.S.E.

Evoluzione delle tecnologie di PACKAGING 1904 Fleming inventa il TRIODO 1920 Armstrong radio supereterodina 1940 Armstrong realizza il RADAR 1948 Shockley inventa Transistore bipolare a giunzione (BJT) 1958 Kilby e Moore sviluppano il primo circuito integrato 1968 Fairchild primo circuito integrato 1970 PCB Trough - Hole 1972 INTEL microprocessore a 8 nbit 1980 PCB Sourface Mount 1990 Multi – Chip Module C.S.E.

Trough-Holl Sourface mount C.S.E.

Evoluzione nel Packaging 1 Montaggio superficiale Riduce la distanza fra i pin rispetto a fori passanti Aumenta la densità del “Silicio” Aumenta l’efficienza nel Packaging % del PCB 10% aree attive (Silicio) 90% Packaging e routing Esigenze della VLSI Aumentare la densità Ridurre i ritardi C.S.E.

Evoluzione nel Packaging 2 Fig.1 C.S.E.

Funzioni del Packaging Fig. 2 C.S.E.

Gerarchia del Packaging Fig. 3 C.S.E.

Effetti del Packaging sulle prestazioni 1972 8008 0.03 MIPS 1982 80286 0.9 MIPS 1992 Alpha 400 MIPS Fig. 4 C.S.E.

Strategie Fig. 5 C.S.E.

Rapporto Gate - Pin Regola di Rent Np Numero di pins (terminali) Ng Numero di gates Kp Costante di proporzionalità (IBM = 2.5) b costante di Rent (IBM = 0.6) C.S.E.

Legge di MOOR Fig. 6 C.S.E.

Legge di RENT Fig. 7 C.S.E.

Ritardo vs distanza Fig. 8 C.S.E.

Basi per progetto di PCB Conclusioni Basi per progetto di PCB Effetti della “velocità” Parametri concentrati Parametri distribuiti Effetti del Packaging C.S.E.