ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 24 Contatori modulo “N” qualunque Contatori realizzati con sommatori Memorie Definizioni Memoria RAM Organizzazione Temporizzazione Cella base Tipi di indirizzamento A.S.E.

Richiami Macchina di MEALY Macchina di MOORE Contatori A.S.E.

Contatori decadici in cascata Q3 Q2 Q1 Q0 Co E Ck Q3 Q2 Q1 Q0 Co E Ck Q3 Q2 Q1 Q0 Co E Ck E Ck A.S.E.

Contatore modulo “N” (con N che non è potenza del 2) Nomero di Flip – Flop necessari K con 2K ≤ N < 2K+1 Gruppo di rivelazione R R = N – 1 Gruppo di blocco B agisce sull’ingresso T dei F-F che non devono commutare Gruppo forzante F Agisce sull’ingressi T dei F-F che devono commutare A.S.E.

Tabella BLOCCA FORZA RIVELA A.S.E. 16 15 14 13 12 11 10 9 7 6 5 3 0000 0001 001 01 0010 010 0011 011 0100 100 0101 101 0110 110 0111 1000 1001 1010 1011 1100 1101 1110 1111 BLOCCA FORZA RIVELA A.S.E.

Problema della funzione “FORZA” I F-F che sono forzati a commutare lo fanno anche se l’abilitazione (E) non è attiva Problema particolarmente sentito nel caso di più blocchi in cascata (BCD in cascata) Si evita portando il segnale di abilitazione anche al blocco di rilvelazione A.S.E.

Contatore sincrono modulo 10 B F T Q Ck T Q Ck T Q Ck T Q Ck Ck R Q0 Q1 Q2 Q3 A.S.E.

Contatore mediante sommatore Architettura base 0, 1 Ck S A.S.E.

Contatore mediante sommatore Uso de Full Adder FA FA FA FA 1 A.S.E.

Contatore mediante sommatore Uso dell’ half adder 1 HA HA HA HA A.S.E.

Definizioni MEMORIE Memoria = elemento in grado di conservare un’informazione Memorie Volatili = in grado di conservare l’informazione solo se alimentate Memorie Non Volatili = non perdono l’informazione anche se non alimentate A.S.E.

Definizioni MEMORIE NON VOLATILI ROM = Read Only Memory Programmata in fabbrica PROM = Programmable Read Only Memory Programmabile una sola volta dall’utente [OTP] EPROM =Erasable Programmable ROM Prog. elettricamente, Cancellazione UV E2PROM = Electrical Erasable PROM Programmazione e cancellazione elettrica A.S.E.

Definizioni MEMORIE VOLATILI RAM = Random Access Memory Memoria nella quale e possibile Scrivere WRITE (W) Leggere READ (R) RAM Statica = se alimentata, conserva l’informazione per un tempo infinito RAM Dinamica = anche se alimenta, dopo un certo tempo perde l’informazione A.S.E.

Organizzazione di una RAM Memoria RAM di “H” parole di “N” bit H è una potenza del 2 N solitamente può valere 1, 4, 8 Osservazione 210 = 1,024 1K (Kilo) 220 = 1,048,576 1M (Mega) 230 = 1,073,741,824 1G (Giga) A.S.E.

Descrizione ai terminali Memoria RAM 64K x 4 64K x 4 A0 D0 D3 A15 CS R/W A.S.E.

Legenda A0 : A15 = indirizzi (ADDRESS) D0 : D3 = dati (DATE) CS = Attivatore (Chip Select) [attivo basso] R/W = scrittura / lettura (Read/Write) [1 = legge, 0 = scrive] A.S.E.

Temporizzazzione Ciclo di lettura Ciclo di scrittura A0:A15 CS R/W D0:D3 A0:A15 CS R/W D0:D3 A.S.E.

Cella di Memoria RAM STATICA Word select Q R S Write Din Dout A.S.E.

Parola (Word) Din-3 Dout-3 Din-2 Dout-2 Din-1 Dout-1 Din-0 Dout-0 W s Q Din-3 Dout-3 R S Q Din-2 Dout-2 R S Q Din-1 Dout-1 R S Q Din-0 Dout-0 W s Write A.S.E.

Organizzazione Ws-0 Write Ws-1 Write Din-3 Dout-3 Din-2 Dout-2 Din-1 Q Q Q Q R S R S R S R S Write Ws-1 Q Q Q Q R S R S R S R S Write Din-3 Dout-3 Din-2 Dout-2 Din-1 Dout-1 Din-0 Dout-0 A.S.E.

Tecniche di accesso La singola word ha N ingressi = Data In N uscite =Data Out 1 selettore di parola All’esterno sono necessari N Data I/O (bidirezionale) Chip Select (CS) Selezione Read/ Write (R/W) K indirizzi A.S.E.

Schema 1 Uso di Buffer THREE-STATE R W Dout D Din A.S.E.

Schema 2 Tabella di verità CS W R R/W A.S.E.

Osservazione Gli indirizzi sono codificati in binario È necessario un decodificatire K – 2K D E C . K 2K A.S.E.

Schema completo D E C M M M M 16 M M M M M M M M A0:A16 A.S.E. 1 216-1 D E C M M M M 16 1 M M M M A0:A16 M M M M 216-1 W R D3 D2 D1 D0 A.S.E.

Osservazioni Architettura non quadrata Complessità del Decoder N = 2N occorrono 2N AND a N ingressi Esempio: Memoria da 1Mbit (220) Complessità del Decoder 21 milioni di Transistori !! Si ricorre a memorie a singolo bit e a struttura a matrice A.S.E.

Organizzazione a Matrice Celle di memoria organizzate a quadrato 1 X RAM 2N/2 1 2N/2 N/2 Y N/2 A.S.E.

Osservazioni Sono presenti due decodificatori Decodificatore di riga decodificatore di colonna A ciascun decodificatore arriva N/2 indirizzi Complessità totale dei Decoder 2 decodificatori N/2 – 2N/2 occorrono 2x2N/2 AND a N/2 ingressi [per memoria da 1 Mbit (220) occorrono 2 x 210 x 11 =22528 transistori ] A.S.E.

CONCLUSIONI Contatori modulo “N” qualunque Contatori realizzati con sommatori Memorie Definizioni Memoria RAM Organizzazione Temporizzazione Cella base Tipi di indirizzamento A.S.E.