La memoria cache Tecniche di rimpiazzo.

Slides:



Advertisements
Presentazioni simili
Equazioni e calcoli chimici
Advertisements

Gestione della Memoria
Algoritmi e Strutture Dati
Gerarchie di memoria Paolo Meloni Universita’ degli studi di Cagliari.
Fondamenti di Informatica1 Gestione della memoria I sistemi di memoria possono essere suddivisi in: –memoria interna al processore –memoria principale.
File System Cos’è un File System File e Directory
Informatica Generale Marzia Buscemi
Architettura di un sistema informatico Hardware
Realizzazione del file system
Memoria virtuale Memoria virtuale – separazione della memoria logica dell’utente dalla memoria fisica. Solo alcune parti di un programma devono trovarsi.
Realizzazione del file system
Memoria Virtuale Background Paginazione su richiesta
Memorie.
Sistemi e Tecnologie della Comunicazione
LE MEMORIE Davide D’Amico.
Algoritmi e strutture Dati - Lezione 7
Capitolo 7 Tavole hash Algoritmi e Strutture Dati.
Guida alla presentazione della tesi di laurea triennale
La memoria I sistemi di memoria di un elaboratore possono essere suddivisi in: Memoria interna al processore Memoria principale Memoria secondaria.
Schema di principio del SCA di una MMU Memory Management Unit
La memoria I sistemi di memoria di un elaboratore possono essere suddivisi in: Memoria interna al processore Memoria principale Memoria secondaria.
Gerarchie di Memoria e Cache
La Memoria Virtuale.
3. Architettura Vengono descritte le principali componenti hardware di un calcolatore.
Sistemi Operativi GESTIONE DELLA MEMORIA CENTRALE.
1 File System ed Input/Output UNIX Implementazione del File System Caratteristiche del File System Unix/Linux System Call relative al File System Linput/output.
Come costruire una mappa concettuale in classe
SMPCache Cos’è? È un simulatore software per l’analisi e lo studio della memoria cache e di altri componenti di un calcolatore. Da chi è stato sviluppato?
Usare Word di Antonio BERNARDO.
MEMORIA. Organizzazione fisica della Memoria Decodi ficatore degli indirizzi … Sense/ Write Sense/ Write Sense/ Write Sense/
Educare al multimediale 1 – Verso il digitale 2 Presentazione a cura di Gino Roncaglia Prima parte: Informazione in formato digitale.
le parole della scienza
ELETTRONICA DIGITALE (II Parte)
Gerarchie di memoria Salvatore Orlando.
Prof.Ing.S.Cavalieri1 Memorie Interne RAM, ROM e Cache Misura della Memoria Classificazione della Memoria: Interna ed Esterna Memoria Interna: Caratteristiche.
1 ListaDiElem Cancella( ListaDiElem lista, TipoElemento elem ) { ListaDiElem puntTemp; if( ! ListaVuota(lista) ) if( lista–>info == elem ) { puntTemp =
La gerarchia di memoria Ing. Rosa Senatore Università degli Studi di Salerno Corso di Calcolatori Elettronici Anno 2013/14.
Capitolo 3 Strutture dati elementari Algoritmi e Strutture Dati Camil Demetrescu, Irene Finocchi, Giuseppe F. Italiano.
Texturing - Tessiture Daniele Marini.
Progetto di una memoria cache per il processore DLX Andrea Grandi Filippo Malaguti Massimiliano Mattetti Gabriele Morlini Thomas Ricci Progetto di Calcolatori.
Progetto di una memoria cache per il processore DLX Andrea Grandi Filippo Malaguti Massimiliano Mattetti Gabriele Morlini Thomas Ricci Progetto di Calcolatori.
Progetto di una memoria cache per il processore DLX Andrea Grandi Filippo Malaguti Massimiliano Mattetti Gabriele Morlini Thomas Ricci Progetto di Calcolatori.
Progetto di una memoria cache per il processore DLX
Progetto di una memoria cache per il processore DLX Andrea Grandi Filippo Malaguti Massimiliano Mattetti Gabriele Morlini Thomas Ricci Progetto di Calcolatori.
Pippo.
Distribuzione per causa delle irregolarità al servizio Azienda ATL (Valori assoluti) 1.
Architettura Centralizzata di un DBMS Relazionale
Esercitazioni I/O. Dischi: Esercizio 1 Si consideri un programma che legge blocchi di 2 KB da disco, esegue un’elaborazione su questi, e quindi li riscrive.
1 Il Buffer Cache Unix (Bach: the Design of the Unix Operating System (cap: 3)
Capitolo 7 Tavole hash Algoritmi e Strutture Dati Camil Demetrescu, Irene Finocchi, Giuseppe F. Italiano.
Migliorare le prestazioni delle cache
Bus Interface Unit L1 I-CacheL1 D-Cache Fetch/Decode unit Dispatch/Execute unit Retire unit Instruction Pool System Bus L2 Cache 256 KB integrata 4 cicli.
Evoluzione delle architetture Architettura degli elaboratori 1 - A. Memo Evoluzione delle architetture indice 3Evoluzione tecnologica 3.1Pipeline.
Come costruire una mappa concettuale
1 Gestione della Memoria. 2 Idealmente la memoria dovrebbe essere –grande –veloce –non volatile Gerarchia di memorie –Disco: capiente, lento, non volatile.
SCHEDA INFORMATIVA DI UNITÀ. Introduzione Applicazione della gerarchia di memoria –Memoria cache fra la CPU e la memoria centrale Il processore vedrà.
SCHEDA INFORMATIVA DI UNITÀ. Introduzione Applicazione della gerarchia di memoria –Memoria cache fra la CPU e la memoria centrale Il processore vedrà.
SCHEDA INFORMATIVA DI UNITÀ. Introduzione Esigenze di memoria per un sistema di calcolo –Dati –Istruzioni Obiettivi –Raggiungere i migliori compromessi.
La gerarchia di memorie (1) Calcolatori Elettronici Valeria Cardellini Rielaborate da Salvatore Tucci.
Clocking Il segnale di Clock definisce quando i segnali possono essere letti e quando possono essere scritti Fronte di discesa (negativo) Falling edge.
UNIVERSITÀ DEGLI STUDI DI BOLOGNA
Gestione della Memoria
1 Gestione della Memoria Capitolo Introduzione alla gestione della memoria 4.2 Swapping 4.3 Memoria virtuale 4.4 Implementazione 4.5 Algoritmi di.
1 Gestione della Memoria Capitolo Introduzione alla gestione della memoria 4.2 Swapping 4.3 Memoria virtuale 4.4 Implementazione 4.5 Algoritmi di.
Sistema operativo Il Sistema Operativo gestisce le risorse hw e sw del sistema di elaborazione Facilita l'interazione tra utente e sistema Esistono diversi.
Capitolo 7 Tavole hash Algoritmi e Strutture Dati Camil Demetrescu, Irene Finocchi, Giuseppe F. Italiano.
1 Informatica Generale Susanna Pelagatti Ricevimento: Mercoledì ore presso Dipartimento di Informatica, Via Buonarroti,
La gerarchia di memorie
Disegni ad un fattore tra i soggetti. Disegni ad un solo fattore between Quando i livelli del trattamento possono influenzarsi reciprocamente è necessario.
המים בגוף האדם. מגישות:קרישטל אירית אנגיל עירית.
Transcript della presentazione:

La memoria cache Tecniche di rimpiazzo

Problemi con le cache Ampiezza del blocco Tipi di Cache Misses Fully Associative Cache N-Way Associative Cache Politiche di rimpiazzo dei blocchi

Benefici dalla località spaziale Block Size Benefici dalla località spaziale Località spaziale: è probabile che le parole che si trovano vicine ad una parola richiesta siano nuovamente richieste in tempi brevi. La località spaziale emerge spontaneamente nei programmi.

Block Size La frequenza di miss si riduce all’aumentare della dimensione dei blocchi. (miss rate) Ma attenzione se la dimensione dei blocchi è troppo grande la frequenza di miss aumenta perchè si ridurrebbe il numero di blocchi presenti nella cache. Il costo di una miss (miss penalty) aumenta al crescere della dimensione del blocco.

completamente associativa Cache a confronto Cache contenente 8 blocchi mappa diretta tag dati 2 vie tag dati 4 vie tag dati completamente associativa tag dati

Esempio: mappa diretta Cache da 4 parole Sequenza di accessi: 0,8,0,6,8 (dim. Blocco=1B)

Associativa a 2 vie Cache da 4 parole Sequenza di accessi: 0,8,0,6,8

Completamente associativa Cache da 4 parole Sequenza di accessi: 0,8,0,6,8

Block Replacement Policy (1/2) Se abbiamo scelta dove andiamo a mettere un nuovo blocco?

Block Replacement Policy (2/2) Se è tutto vuoto, generalmente scriviamo il nuovo blocco nel primo. Se tuttavia tutte le locazioni hanno già un blocco valido, possiamo usare una politica di rimpiazzo.

Block Replacement Policy: LRU LRU (Least Recently Used) Idea: buttare fuori blocchi con accesso meno recente. Pro: temporal locality => cose usate da poco potrebbero essere riusate a breve. Associatività: 2 vie 4 vie 8 vie Dimensione LRU Random LRU Random LRU Random 16 KB 5.2% 5.7% 4.7% 5.3% 4.4% 5.0% 64 KB 1.9% 2.0% 1.5% 1.7% 1.4% 1.5% 256 KB 1.15% 1.17% 1.13% 1.13% 1.12% 1.12%

Esempio Abbiamo una 2-way set associative cache con 4 word di capacità totale e blocchi da 1 word. Supponiamo di voler effettuare gli accessi in memoria ai blocchi: 0, 2, 0, 1, 4, 0, 2, 3, 5, 4 Che percentuale di miss e di hit otterremo applicando la tecnica LRU?

Example: LRU Addresses 0, 2, 0, 1, 4, 0, ... loc 0 loc 1 lru set 0 set 1 Addresses 0, 2, 0, 1, 4, 0, ... 0: miss, bring into set 0 (loc 0) set 0 set 1 lru lru 2 2: miss, bring into set 0 (loc 1) 2 set 0 set 1 lru lru 0: hit 2 lru set 0 set 1 1: miss, bring into set 1 (loc 0) lru 1 2 set 0 set 1 1 lru lru 4 4: miss, bring into set 0 (loc 1, replace 2) lru set 0 set 1 4 1 lru 0: hit