CHIPSODIA (CHIP by Silicon On DIAmond) INFN: Bari – Firenze – Perugia IIT (Istituto Italiano di Tecnologia – Genova) IMM (Istituto di Microelettronica e Microsistemi-Bologna)

Premessa Finalità: Realizzazione e caratterizzazione di dispositivi SoD (Silicon on Diamond) Silicio: Elettronica integrata di readout “rad-hard” Diamante: sensore + “heat spreader”

Motivazioni La tecnologia Silicon on Insulator (SOI) è utilizzata da alcuni anni nella componentistica elettronica (applicazioni militari e costosa) La ricerca è ora volta ad applicare il concetto SOI alla rivelazione di particelle Scopo dell’esperimento: combinare i vantaggi della tecnologia SOI e le proprietà estreme del diamante: tolleranza alla radiazione, bassa costante dielettrica, altissima resistività elettrica e alta diffusività termica

Obiettivi Si parte dai risultati ottenuti da RAPSODIA Step 1: realizzazioni di giunzioni SOD (Si on Diamond) con tecniche Laser e suo miglioramento Step 2: elettronica di readout integrata su un rivelatore con caratteristiche superiori per: Dissipazione termica Potenza dissipata Radiation hardness Possibili applicazioni: Innovativo rivelatore per HEP Campo biomedicale

Milestones della linea di ricerca proposta (3 anni) Primo Anno   1. studio e simulazione di architettura di Front-End per il readout di un rivelatore a Diamante studio dei parametri di accoppiamento tra il Silicio per il readout e il rivelatore (ottimizzazione delle caratteristiche d'ingresso del FE) Studio della tecnologia da utilizzare per il bonding b. apertura di VIA per contattare il sensore e il Front-End (tecnica TSV Through Silicon Via) c. Thinning, metalizzazioni e saldatura 

Milestones della linea di ricerca proposta (3 anni) 2 anno realizzazione di un prototipo di ASIC in tecnologia CMOS DSM misure sotto fascio delle prestazioni del sistema integrato ASIC su Si e rivelatore al Diamante Studio del danno da irraggiamento 3 anno Sottomissione seconda release del sistema integrato FE su Si accoppiato al rivelatore Proposta di spin-off

Sensori a diamante CVD (vantaggi) Basso rumore serie: costante dielettrica relativa er=5.7 (meno di metà di quella del silicio). Correnti di perdita ininfluenti: ~1 pA/cm2 (diminuiscono con l’irraggiamento) Tolleranza da radiazione maggiore di qualunque altro materiale (il segnale scende a 1/e dopo 1.25 1016/cm2) Lunghezza di radiazione 12.2 cm contro 9.4 cm del silicio Opera a basse tensioni e a temperatura ambiente anche dopo alti irraggiamenti: per un campo applicato di 1 V/μm la velocità dei portatori è maggiore di 107 cm/s (3.8 ×106 cm/s per il silicio) Pixel detectors realizzati e caratterizzati con esito positivo al CERN (RD42 Collaboration)

Tecniche di integrazione (Bump-Bonding): Bump bonding process Pixel metalization on diamond

Problemi connessi al “bump bonding” classico Metallization fine, but not 100% OK Some dead pixels due to metallization problems missing bumps dead electronics Dead pixels affect efficiency

Realizzazione di moduli a pixel con diamante Sensore: Diamante policristallino CVD (pcCVD) Diamante monocristallino (scCVD) Collaborazione RD42 Pixel detector di ATLAS pcCVD diametro wafer > 12 cm pcCVD spessore wafer > 2 mm scCVD diametro wafer 14 mm scCVD spessore wafer > 1 mm

Tecnologie alternative di bonding Altre tecniche usate per saldare Si e Dia: Deposito di diamante su Si mediante tecniche CVD Riscaldamento ad alta temperatura + alte pressioni Entrambe presentano inconvenienti Deposito di grani impoveriscono la qualità del diamante in superficie Zona non saldata Zona saldata fratture CVD method (CH4 + H2) HPHT method che risulta essere inferiore rispetto al diamante monocristallino

Realizzazione di moduli a pixel con diamante Confronti di caratteristiche: Diamanti scCVD raccolgono in media molta più carica Raccolta a bassi valori di campo elettrico applicato e indipendente da esso

SOI e sensori di radiazione L’idea: Integrazione del pixel detector e della elettronica di readout nel Silicon On Insulator wafer-bonded Detector  handle wafer Highly resistive (> 4 kcm,FZ) 300 m thick Conventional p+-n DC-coupled Electronics  active layer Low resistive (9-13 cm, CZ) 1.5 m thick Standard CMOS technology  Jastrzab et al., “Prototypes of large-scale SOI monolithic active pixel sensors”, Nuclear Instruments and Methods in Physics Research A 560 (2006) 31–35.

SOD – traditional motivations NMOS p-well n-substrate p-implant via PMOS n-well intrinsic Il tentativo: trasferire la tecnologia del Monolithic Active Pixel Sensor (MAPS) dalla tecnologia SOI* alla SOD**, per sfruttare le migliori performance del Diamante come rivelatore: -Radiation hardness (high-energy physics) Bio-compatibilità con tessuti (clinic dosimetry) n-well *M.Jastrzab et al. Nuclear Inst. And Meth. 560 (2006) 31-35 **hep.fi.infn.it/RAPSODIA

RAPSODIA – Radiation Active Pixel Silicon On DIAmond L’esperimento RAPSODIA (Radiaton Active Pixel Silicon On DIAmond) (2006-2009)* impiega una tecnica totalmente differente come metodo di bonding che migliora i risultati ottenuti con le tecniche precedenti: Consente di lasciare inalterate durante la fase di incollaggio le proprietà dei materiali (come la tecnica HPHT e meglio della CVD) Elimina gli stress meccanici restituendo superfici uniformi (come la CVD, e diversamente dalla HPHT) * “Laser-Driven fabrication of Silicon-On-Diamond Material” S.Lagomarsino, G.Parrini, S.Sciortino et al. Submitted to Nature Materials

SEM analysis Buona uniformità fino a 1 m 300µm Trasparenza del Diamante per  > 225 nm Opacità del Silicio Impulsi laser con  > 355 nm, da 20 ps e P20mJ Pressioni da ~800 atm Ricristallizzazione con interfaccia di SiC e Si amorfo (100nm) Limite di rottura e taglio ~ 5 Mpa Saldatura resiste fino ~1000 °C Possibilità di scegliere spessori del Diamante da: 20 m (dissipatore termico) a 200 m (sensore) Idem per Si (da 50 m in su) 20 µm RAPSODIA – Radiation Active Pixel Silicon On DIAmond

Come proseguire?

Problematiche da affrontare

Problematiche aperte

Pixel su SOD (caso detector per applicazioni HEP) D-SOD Tecnologia non convenzionale. Diamante in presenza di ossigeno con T > 600°C vaporizza: deve essere protetto. Contatti ohmici

Come realizzarla? L’idea è di usare quanto esiste già di commerciale per la tecnica 3D per la costruzione dell’ASIC … e utilizzarla per il circuito di readout del rivelatore

Tecnica di integrazione 3-D (caso Vertical Integration) Costruzione del circuito integrato (preferito processo SoI per isolamento e precisione nell’etching) Uso di strati di ossidi profondi (Box) tra wafer Rimozione di strati di metallo (thinning) Inserimento di VIAs dopo il bonding e il thinning

Caso bio-medicale (B-SOD)

L’idea…

Prospettive : SOD come interfaccia neurale Silicon-On-Diamond technology provides a realistic platform for integrating a 3D-matrix of sensor and processing electronics with neural tissue Pixel Detection and signal formation electronics H-terminated diamond surfaces Via laser graphitised column Pitch ~ 30 m Diamond Silicon  1-5m Micro-machining of diamond electrodes Silicon 1-100 m Thickness: Diamond 100-500m

Several groups are working, at present, on in vivo implantation of MEAs-based neural interfaces* e.g. retinal interfaces: implemented 60 ME (2008), foreseen 200. Perspectives: SOD for neural interfaces? Collection and first elaboration of signal outside the body, then send to a receiver in the eye * David D. Zhou and Robert J. Greenberg, Frontiers in Bioscience 10, 166-179, January 1, 2005

Programma della Sezione di Bari nella collaborazione 2010: Studio e risoluzione dei problemi tecnologici di accoppiamento tra ASIC commerciali e rivelatore Simulazioni circuito di readout del pixel-detector 2011 Realizzazione dell’ASIC di readout con la tecnologia scelta Accoppiamento Si-Dia e test di laboratorio 2012 Test e misure sotto fascio dell’SOD detector (convalida progetto) per HEP detector Eventuale spin-off per applicazioni bio-medicali

La collaborazione, le competenze BA X

Richieste finanziarie Bari (2010) e personale M.I. per meeting di collaborazione 4 Keuro M.E. per contatti ditte 5 keuro Consumo (acquisizione licenze Design Kit) 10 Keuro Il personale: A. Ranieri (resp.) 40% F. Loddo 20% F. Corsi (PoliBa) 20% C. Marzocca 30%

spare

Realizzazione SOD (1) Sono stati recentemente fabbricati SOD con crescita eteroepitassiale (highly oriented diamond, HOD) di diamante su silicio, e capovolgendo il materiale Il substrato diventa lo strato di silicio del SOD Lo heat-spreader (diamante) viene saldato allo heat sink (rame) Aleksov et al. Silicon-on-diamond: An advanced silicon-on-insulator technology, Diamond & Related Materials 14 (2005) 308– 313

SOD:Wafer Bonding Il diamante di alta qualità può essere saldato al silicio per diffusione ad una pressione di 300 atm e a una temperatura di 950 C G.N. Yushin et al. Wafer bonding of highly oriented diamond to silicon, Diamond & Related Materials 13 (2004) 1816–1821