Reti Combinatorie: sintesi

Slides:



Advertisements
Presentazioni simili
Aritmetica Binaria
Advertisements

Algebra Booleana Generalità
MULTIVIBRATORI BISTABILI
Dalla macchina alla rete
Algebra di Boole Casazza Andrea 3EA I.I.S. Maserati.
Elaborazione dei segnali mediante circuiti analogici o digitali.
Informatica Generale Marzia Buscemi IMT Lucca
Progettazione digitale 2/ed Franco Fummi, Maria Giovanna Sami, Cristina Silvano Copyright © 2007 – The McGraw-Hill Companies srl Progettazione Digitale.
Espressioni generali e MULTIPLEXER.
Cassaforte asincrona SR
Algebra di Boole..
Algebra di Boole e Funzioni Binarie
(sommario delle lezioni in fondo alla pagina)
Circuiti Combinatori Capitolo 3.
Circuiti Sequenziali Asincroni
Algebra Booleana Capitolo 2.
Circuiti sequenziali sincroni
Cap. II. Funzioni Logiche
Esercitazioni su circuiti combinatori
Macchine non completamente specificate
Analisi e sintesi di circuiti combinatori
Sintesi con circuiti LSI-MSI
Informatica 3 Codifica binaria.
A.S.E.9.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 9 Funzione XORFunzione XOR Enumerazione di funzioniEnumerazione di funzioni Reti logicheReti.
A.S.E.12.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 12 Esempio di minimizzazioneEsempio di minimizzazione Considerazioni su soluzioni diverseConsiderazioni.
A.S.E.QM.1 ARCHITETTURA DEI SISTEMI ELETTRONICI Alcune definizioniAlcune definizioni Algoritmo di sintesi ottima di Quine-McCluskeyAlgoritmo di sintesi.
A.S.E.QM.1 ARCHITETTURA DEI SISTEMI ELETTRONICI Alcune definizioniAlcune definizioni Algoritmo di sintesi ottima di Quine-McCluskeyAlgoritmo di sintesi.
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Alcune definizioniAlcune definizioni Algoritmo di sintesi ottima di Quine-McCluskeyAlgoritmo.
A.S.E.12.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 12 Teorema di SHENNONTeorema di SHENNON Implicanti, Inclusivi, Implicanti PrincipaliImplicanti,
Flip-flop e Registri.
Dalla macchina alla rete: reti LLC
Sintesi con circuiti LSI-MSI. Realizzazione di reti combinatorie mediante Multiplexers Un multiplexer (MPX ) é una rete combinatoria con N ingressi, una.
L'algebra di Boole e le sue applicazioni
Algebra di George Boole
Indice: L’algebra di Boole Applicazione dell’algebra di Boole
Analisi e sintesi di circuiti combinatori. Reti combinatorie.
Reti Logiche Reti Logiche Corso di Architetture degli Elaboratori.
Algebra di Boole L’algebra di Boole è un formalismo che opera su variabili (dette variabili booleane o variabili logiche o asserzioni) che possono assumere.
Usare rappresentazioni di lunghezza fissa porta ad avere valori non rappresentabili: Overflow indica un errore nella rappresentazione del risultato in.
Prima e Seconda Forma Canonica
Algebra di Boole e Funzioni Binarie
Una rete sequenziale asincrona è dotata di due
PROGETTO 1 Un lettore di musica digitale è dotato di un sistema per la regolazione del volume composto da tre pulsanti + e – e [] e progettato in modo.
Una macchina sequenziale asincrona ha due ingressi x1, x2 e un'uscita z. Gli ingressi non cambiano mai di valore contemporaneamente. L'uscita assume il.
INFORMATICA MATTEO CRISTANI. INDICE CICLO DELLE LEZIONI LEZ. 1 INTRODUZIONE AL CORSO LEZ. 2 I CALCOLATORI ELETTRONICI LEZ. 3 ELEMENTI DI TEORIA DELL INFORMAZIONE.
3/29/2017 Minimizzazione.
Specifiche di Sistema.
Esempi di Ottimizzazione Automatica di circuiti combinatori
Reti Logiche A Lezione xx.x Dispositivi Programmabili
Traformazioni fra Bistabili e Registri
Teoria dei sistemi Autore: LUCA ORRU'.
FONDAMENTI DI INFORMATICA
Analisi della rete: costruzione della TDV a b c Z.
Università degli studi di Parma Dipartimento di Ingegneria dell’Informazione Politecnico di Milano Reti Logiche A Macchine non completamente specificate.
Algebra di Boole.
Università degli studi di Parma Dipartimento di Ingegneria dell’Informazione Politecnico di Milano © 2001/02 - William Fornaciari Reti Logiche A Lezione.
LE MAPPE DI KARNAUGH.
University of Padova Information Engineering Dept. – Microelectronics Lab. Corso di Laurea in Ingegneria dell’Informazione Elettronica Digitale - Lezione.
Corso di Laurea in Ingegneria dell’Informazione
A.S.E.14.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 14 Alcune definizioniAlcune definizioni Algoritmo di sintesi ottima di Quine-McCluskeyAlgoritmo.
A.S.E.10.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 10 Mappe di KarnaughMappe di Karnaugh ImplicantiImplicanti Implicanti principaliImplicanti principali.
Sintesi Reti Combinatorie
A.S.E.11.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 11 Funzione XORFunzione XOR Enumerazione di funzioniEnumerazione di funzioni Reti logicheReti.
Somma binaria, or logico, and logico ALU A B F C S0S0 S1S1.
L’algebra della logica delle proposizioni
Reti Logiche A Lezione 2.1 Sintesi di reti combinatorie a due livelli
La tabella delle verità è un modo per rappresentare il comportamento di una funzione combinatoria La tabella delle verità ha due tipi di colonne: colonne.
DIPARTIMENTO DI ELETTRONICA E INFORMAZIONE Algebra di Boole, elementi di logica e Mappe di Karnaugh Marco D. Santambrogio –
Reti Combinatorie: sintesi
Transcript della presentazione:

Reti Combinatorie: sintesi

Rete Logica Rete Logica Una rete logica è un circuito elettronico digitale in grado di realizzare una o più funzioni di commutazione x1 Rete Logica y1= f1 (x1, … ,xn) xn ym= fm (x1, … ,xn)

Analisi e Sintesi di reti logiche STRUTTURA della Rete ANALISI SINTESI COMPORTAMENTO della Rete

Nomenclatura Consideriamo funzioni di commutazione di n variabili espresse come somme di prodotti (OR di AND) Y= P1 + P2 + … + PK Pi prodotto di kn variabili diretta o negate (una variabile diretta o negata è chiamata letterale), ex n=4 Y= X3X1 + X4X2X1 + X4X3X2X1 Pi si chiama implicante della funzione, Piy. se ogni volta che Pi =1 allora si ha che y=1, ex X4X3X2X1 y Implicante primo: implicante per il quale non è possibile eliminare un letterale dalla sua espressione ed ottenere ancora un implicante, ex X4X2X1 Espressione minima: espressione nella quale non possono essere eliminati né un letterale né un termine senza alterare la funzione rappresentata dall’espressione stessa. Y= X3X1 + X4X2X1

Sintesi di reti combinatorie Una rete combinatoria realizza una funzione di commutazione Nell’attività di progetto é necessario tenere conto sia delle prestazioni che del costo. Necessità: rete logica il più veloce possibile.   Quindi a parità di velocità é necessario ottimizzare il costo. Data una tabella di verità è possibile ricavare più espressioni equivalenti che la rappresentano.

Forme canoniche come reti Ogni funzione Y può essere espressa come somma canonica, cioè è possibile realizzarla usando 2 livelli di porte logiche (OR – AND) VELOCITA’ MASSIMA X0 X1 1  X2 Y = Σ(1,5,6) X0 Y  X1 5 X2 001 101 110  X0 Rete OR di AND X1 6 X2

Costo di una funzione Costo: Somma del numero di letterali e degli implicanti X0 X1 X2 X0 X1 X2 Y Rete AND in OR 3 3 3 3+3+3+3=12

Alcune possibili realizzazioni di F = AB + C canonical sum-of-products minimized sum-of-products canonical product-of-sums minimized product-of-sums B F1 C F2 F3 F4

Mappe di Karnaugh (MK) Le mappe di Karnaugh sono tabelle che permettono la rappresentazione e la semplificazione delle funzioni di commutazione fino a quattro variabili. E' possibile usarle, con qualche difficoltà, anche per funzioni di cinque e sei variabili Le mappe di Karnaugh per le funzioni di 2, 3, 4, 5 variabili sono divise in tante caselle (o "celle") quanti sono i corrispondenti mintermini (4, 8, 16, 32).

MK per 2 variabili Tabella di verità X0 X1 Y 1 X0 Y 1 1 X1 1 2 3

MK per 2,3,4 variabili X0 X1 X0 Y Y 1 00 01 11 10 1 1 3 2 X1 X2 1 2 3 1 4 5 7 6 X1 X0 Y 00 01 11 10 00 1 3 2 01 4 5 7 6 X3 X2 11 12 13 15 14 10 8 9 11 10 Le caselle adiacenti corrispondono a configurazioni delle variabili di ingresso che differiscono di un solo bit Anche le caselle sulle due colonne estreme sono da considerarsi adiacenti, come se la mappa fosse originariamente su una sfera che è stata tagliata e spianata.

Esempio Y = Σ(1,5,6) = X3 X2 X1X0 + X3 X2 X1X0 + X3X2 X1X0 00 01 11 10 00 01 11 10 00 1 3 2 00 1 01 4 5 7 6 01 1 X3 X2 X3 X2 11 12 13 15 14 11 1 10 8 9 11 10 10 Se la funzione è data come somma di mintermini, basta scrivere 1 in tutte le celle corrispondenti ai mintermini della somma

Semplificazione m1 + m5 = X3X2X1X0+X3X2X1X0 =j X2 + j X2 j =X3X1X0 00 01 11 10 Y 00 01 11 10 00 1 3 2 00 1 01 4 5 7 6 01 1 11 12 13 15 14 X3 X2 11 10 8 9 11 10 10 m1 + m5 = X3X2X1X0+X3X2X1X0 =j X2 + j X2 j =X3X1X0 = j (X2+X2) = j m1 ed m5 non sono implicanti primi, mentre j è un implicante primo In una mappa K un implicante primo corrisponde ad un raggruppamento di 2i celle adiacenti (cubi), sia orizzontalmente o verticalmente, non incluso in altri raggruppamenti

Esempi X1 X0 X1 X0 Y Y (X3X0) 1 1 1 1 (X3 X0) 1 1 1 1 X3 X2 X3 X2 00 01 11 10 (X3X0) 00 01 11 10 00 1 1 00 1 1 (X3 X0) 01 1 1 01 1 1 X3 X2 X3 X2 11 11 10 10 X1 X0 X1 X0 Y Y 00 01 11 10 00 01 11 10 (X0) 00 1 1 00 1 1 (X0) 01 1 1 01 1 1 X3 X2 X3 X2 11 1 1 11 1 1 10 1 1 10 1 1

Altre definizioni Implicante primo essenziale: implicante primo rappresentato da un cubo che copre almeno un 1 non coperto da altri implicanti primi Cuore di una funzione: insieme degli implicanti primi essenziali

Esempi X1 X0 X1 X0 Y Y 00 01 11 10 00 01 11 10 00 1 1 00 1 1 1 1 01 1 1 01 1 1 1 X3 X2 11 1 1 11 1 1 1 1 10 1 1 10 1 X1 X0 X1 X0 Y Y 00 01 11 10 00 01 11 10 00 1 1 00 1 1 01 1 1 1 01 1 1 X3 X2 11 1 1 1 11 1 1 1 1 10 1 1 10 1 1 1 1

Algoritmo per la minimizzazione Si segnano con 1 le caselle relative ai mintermini della funzione Si identificano gli implicanti primi essenziali e si disegnano i relativi cubi. Se sono coperti tutti i mintermini si va al passo 4, altrimenti al 3. Si coprono i restanti mintermini con il minor numero possibile di implicanti Fine della procedura Commento: non sistematicità del passo 3

Esempio X1 X0 Y 01 00 11 10 00 1 1 01 1 1 1 X3 X2 11 1 10 1 1

Funzioni parzialmente specificate Funzioni in cui non sono possibili alcune configurazioni delle variabili di ingresso o non interessa il valore di uscita per alcune configurazioni di ingresso Esempio: date quattro variabili di commutazione codificanti i numeri 0..9 la funzione è vera quando il numero è divisibile per 3.

Tabella di verità e MK di una funzione parz. spec. x3 x2 x1 x0 f 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 d.c.c. Realizzare un circuito che riconosca se un numero compreso tra 0 e 9 sia divisibile per 3. X1 X0 Y 01 00 11 10 00 1 1 01 1 X3 X2 11 - - - - 10 1 - -

Algoritmo per la minimizzazione Si segnano con 1 le caselle relative ai mintermini e con – le d.c.c. (don’t care condition) della funzione. Si identificano gli implicanti primi essenziali rappresentati da cubi costituiti da 1 e – ed aventi almeno un 1. Se sono coperti tutti i mintermini si va al passo 4, altrimenti al 3. Si coprono i restanti mintermini con il minor numero possibile di cubi aventi le dimensioni massime e costituiti da 1 e -. Fine della procedura Commento: non sistematicità del passo 3