Architetture dei nuovi calcolatori

Slides:



Advertisements
Presentazioni simili
Università degli Studi di Catania Architettura del Calcolatore
Advertisements

Il Computer.
Laboratorio di Sistemi - Dentro il PC
Classe III A A.s – 2011 Sistemi di Elaborazione e Trasmissione dell’Informazione 4 ore settimanali (2 laboratorio) Docenti Prof. Alberto Ferrari.
Gli hard disk.
Struttura del computer
Corso di Informatica Applicata - by Scardino Giuseppe Il PC MULTIMEDIALE Un PC con laggiunta di qualche optionalUn PC con laggiunta di qualche optional.
PC HARDWARE SOFTWARE UNITA’ CENTRALE DI BASE UNITA’ I/O APPLICATIVO
Riconoscimento e assemblaggio delle componenti interne di un pc
Architettura di un sistema informatico Hardware
Esercizi sulle architetture
SCHEMA DELL’ARCHITETTURA DI UN COMPUTER
Memorie.
COMPONENTI INTERNI DEL PC
Modulo didattico “Hardware del P.C.”
Anno Accademico Corso di Informatica Informatica per Scienze Biologiche e Biotecnologie Anno Accademico
Glossario. AGP Accelerated Graphics Port: architettura di bus che permette alle schede grafiche laccesso diretto al bus di sitema (fino a 100MHz), invece.
2 Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione elaborazione dati memorizzazione dati trasferimento.
INFORMATICA DI BASE STRUTTURA DEL PC.
WP 2.4 al Cnaf Cnaf 13/11/00 P.M Hardware: - 12 PC Rack mountable IBM XSeries 330 (1U) 2 processori Pentium III 800 Mhz, FSB 133 Mhz 512 MB Mem Ecc, Controller.
Connettore Ethernet per la rete Porte Audio In/Out/Mic
BUS di comunicazione Da Testo Maeran. BUS caratteristiche generali Semplicità (minori costi) Standard (in modo che chiunque produce HW lo possa.
INTRODUZIONE Il termine Informatica deriva dalla fusione dei termini INFORmazione autoMATICA si intende indicare la scienza che ha il compito di raccogliere,
EVOLUZIONE DEL PC Legge di Moore: La potenza dei calcolatori raddoppia ogni 18 mesi Metà anni 80 (Personal Computer IBM AT) Architettura 16 bit interna,
Architettura degli elaboratori
Architettura degli elaboratori
BUS DI CPU M. Mezzalama - M. Rebaudengo Politecnico di Torino
1 Prof. Marco Mezzalama CICLO DI BUS CON DATA BUS A 32 BIT (ciclo scrittura con wait) Verifica Segnale di READY: nel primo caso La memoria NON è pronta,
La macchina di von Neumann
Architettura di un calcolatore
Modulo 1 – Componenti base di un computer
LNL M.Biasotto, Bologna, 13 dicembre La farm di Legnaro Massimo Biasotto – INFN LNL.
LNL M.Biasotto, Bologna, 19 marzo La farm CMS di Padova - Legnaro Proposta di acquisto hardware 1° semestre 2001.
Come è fatto un computer
Hardware. CaseBatteria al Litio Scheda madreRAM BiosConnettori EIDE Pin & JumperCPU Slot di espansioneOverclock.
Il Calcolatore Elettronico
Le slide seguenti sono da intendere come integrazione al testo
COME È FATTO UN COMPUTER
L’architettura di un Calcolatore
I blocchi fondamentali dell’elaborazione Componenti e funzionamento del calcolatore I blocchi fondamentali dell’elaborazione.
Tratto da “HW PC” – O. Maeran
Architettura del Computer
CORSO D’INFORMATICA AVANZATO
Memoria Centrale.
Sottosistema di I/O I Bus: Bus di I/O
IL MICROPROCESSORE CARATTERISTICHE STRUTTURA EVOLUZIONE.
Sistemi Elettronici Programmabili: La Memoria Principale 6-1 Sistemi Elettronici Programmabili La memoria principale.
Il supercalcolo fai-da-te
Istituto Superiore Statale “Oscar Romero”
INFORMATICA APPLICATA
La struttura di un computer
Corso di Laurea in Biotecnologie corso di Informatica Paolo Mereghetti DISCo – Dipartimento di Informatica, Sistemistica e Comunicazione.
3  Sistema composto da un numero elevato di componenti, in cui ogni componente svolge una sua funzione  elaborazione dati  memorizzazione dati 
SISTEMI OPERATIVI 1975 : Arriva Altair; Gates e Allen scrivono una versione di BASIC per questo computer; nasce Electric Pencil, il primo wordprocessor.
1 M.MezzalamaM. Rebaudengo, M. Sonza Reorda Politecnico di Torino Dip. di Automatica e Informatica M. Mezzalama - M. Rebaudengo SOTTOSISTEMA DI MEMORIA.
Luglio 2004Generalità Hardware1 Luglio Generalità Hardware2 MACCHINA DI VON NEUMAN (1947) BUS Processore Elaborazione Controllo Memoria Ingresso.
SOTTOSISTEMA DI MEMORIA
CEFRIEL Consorzio per la Formazione e la Ricerca in Ingegneria dell’Informazione Politecnico di Milano © 2001 William Fornaciari Architetture di calcolo.
Modulo didattico “L’Hardware del P.C.” v.2005
Parte IElementi di informatica1 Introduzione all’hardware di un calcolatore Parte I.
Sistemi Hardware.
Informatica di base giugno 2007.
Le componenti di un computer
Click to add text L’ Unità di Elaborazione. Struttura : Unità di controllo: coordina attività CPU ALU: unità aritmetico-logica, esegue operazioni tra.
Il Sistema Operativo Il Sistema Operativo è costituito dall ’ insieme dei programmi necessari per far funzionare tutto l ’ hardware del calcolatore e per.
Insieme di linee di comunicazione tra micro-processore (μP) e memoria o periferiche BUS (4.4 pag. 201)  Bus dati: insieme di linee che trasmettono dati.
Uso Didattico dell'Informatica Storica 07 STORIA DEI MICROPROCESSORI E INTRODUZIONE ALLA VIRTUALIZZAZIONE prof. Cuoghi Giampaolo ITIS “A.Volta” Sassuolo.
La prova di informatica per i concorsi pubblici Firenze – febbraio 2002 Paolo Campigli.
Il funzionamento dei calcolatori moderni. Hardware componenti concrete, fisiche Software componenti concettuali, metafisiche modello di Von Neumann Le.
Il modello di Von Neumann
Transcript della presentazione:

Architetture dei nuovi calcolatori CHIPSET e MICROPROCESSORI dopo von Neumann i chipset alcuni esempi funzionali la scheda madre terminologie, sigle

dopo von Neumann (1) Parallelismo anche nell’accesso ai dispositivi esterni alla CPU bus per l’accesso alla memoria bus per l’accesso all’I/O Decentramento delle operazioni standard sottoprocessore per il video sottoprocessore per la gestione dell’I/O

dopo von Neumann (2) MEMORIA I/O CPU prima fase seconda fase MEMORIA slave- processor CPU memory slave- processor

I chipset racchiudono tutta la logica di controllo di un PC, e ne governano i flussi di informazioni se la CPU è il cervello di un calcolatore, il chipset ne rappresenta il cuore il chipset si divide a livello logico in: Northbridge (interfaccia CPU memoria) Southbridge (interfaccia CPU I/O)

Schema funzionale CPU northbridge SRAM cache L2/L3 EDO DRAM SDRAM RDRAM AGP (2x/4x) CPU ISA EIDE AC97 southbridge IDE ATA 66 PIO/SIO PCI USB

Pentium II / III esempio Intel 820 per Pentium III system bus 66/100/133 MHz 1 GBps Rambus 1 GBps AGP 4x northbridge MCH 82820 RDRAM 1,6 GBps PCI bus 266 MBps 66 MBps southbridge ICH 82801 IDE ATA 66 slot PCI 133 MBps firmware hub FCW 82802 AC 97 SIO – PIO – USB – PS/2

transfer rate dispositivo MBps Modem 56K 0,007 COM1/2 0,014 Ethernet 1,25 USB 1,5 EPP 2 Fast Ethernet 12,5 bus ISA 16 bus Wide SCSI 2 20 dispositivo MBps bus ATA 33 33 bus ATA 66 66 bus PCI 133 bus PCI 64 266 bus AGP 2x 533 bus AGP 4x 1.064 Rambus DRAM 1.600 Ddr SDRAM 200

sigle e caratteristiche CPU PCI, bus di I/O a 32 bit a 33 MHz ISA, bus di I/O a 16 bit a 8 MHz AGP, (Accelerated Graphics Port) bus grafico a 32 bit a 66, 133 o 266 MHz CPU cache interna system bus (MHz) clock (MHz) Celeron 128 KB 66 300-533 Pentium II 512 KB (f/2) 100 233-450 Pentium III 256/512 MB 100/133 450-800

Pentium II / III Pentium II / III esempio Intel 840 per Pentium III system bus 66/100/133 MHz 1 GBps 2xRambus 1 GBps AGP 4x northbridge MCH 82840 RDRAM 3,2 GBps PCI bus 533 MBps 266 MBps slot PCI 64 bit 66 MBps southbridge ICH 82801 IDE ATA 66 slot PCI 133 MBps firmware hub FCW 82802 AC 97 SIO – PIO – USB – PS/2

terminologie varie BEDO Burst Enhanced Data-Out RAM DRAM Dynamic RAM (60, 70, 80 nS) SDRAM Synchronous Dynamic RAM (8, 10, 12 nS) RDRAM rambus DRAM con clock a 400, 600, 800 MHz DIMM Dual In-Line Memory Module (168 pin/64 bit) Slot 1 connettore per Pentium 2 in modulo Socket 4 socket ZIF per Pentium a 5 V Socket 7 socket ZIF stndard per molte CPU Socket 8 socket ZIF stndard per Pentium pro MCH Memory controller Hub ICH I/O Controller Hub FWH Firmware Hub

AMD 750 MHz esempio AMD K7 Athlon system bus 200 MHz 1,6 GBps PC 100 AGP 2x northbridge AMD-751 SDRAM 800 MBps 532 MBps PCI bus 133 MBps slot PCI southbridge AMD-756 ATA 66 MBps slot ISA SIO – PIO – USB – PS/2

slot AGP Porte di I/O slot PCI slot CPU chipset northbridge slot ISA memory socket BIOS FDD, IDE connector chipset southbridge batteria

Scheda madre ASUS per K7 AMD – Athlon clock: 500-750 MHz (system bus a 200 MHz) 5 slot PCI 1 slot ISA 1 slot AMR 1 slot AGP (2x) 3 slot DIMM (32-768 MB) 2 ser + 2 PS/2 + 2 par (ECP,EPP,SPP) AC97 2 x IDE UltraDMA 66/33 4 USB Game/Mic-in/Line-in/Line-out