1 Gestione del mouse via interrupt. 2 Connessioni 8259 master CPU 80x86 IR4 INT INTA A0 1.8432 MHz 8250 o 16550 INTR mouse OUT2 SIN DTR RTS.

Slides:



Advertisements
Presentazioni simili
Differenza tra comunicazione seriale e parallela
Advertisements

Gestione Input Output A. Ferrari.
Perché le interruzioni?
IL MICROCONTROLLORE ST6
Comandi ai dispositivi di I/O + Si usano due metodi per mandare informazioni a un dispositivo: –Istruzioni specifiche di I/O –I/O mappato in memoria (memory.
MICROCONTROLLORI Di Tiziano Ragazzi.
Indirizzi delle variabili A ogni variabile sono associati tre concetti fondamentali: il valore memorizzato; il tipo dati di appartenenza; lindirizzo. Il.
CEFRIEL Consorzio per la Formazione e la Ricerca in Ingegneria dellInformazione Politecnico di Milano © William Fornaciari Tecniche di gestione.
L’organizzazione della comunicazione di I/O G. Vercelli
1 Corso di Informatica (Programmazione) Lezione 4 (24 ottobre 2008) Architettura del calcolatore: la macchina di Von Neumann.
Local Trigger Control Unit prototipo
1 Grafica ed eventi/2 Più movimento alle classi. 2 Esercizio n.1 Realizzare una applicazione che permette il trascinamento di una ellissi allinterno di.
Struttura dei sistemi operativi (panoramica)
Il livello analogico digitale Lezione 3_4 Chip delle CPU e Bus.
1.7 Risorse di sistema Comprendere le risorse di sistema Gestire le risorse di sistema.
INTERFACCIAMENTO PC CON LCD
Istruzioni per il Controllo del Processore
Interfacciamento con mouse seriali
Gestione della memoria logica e fisica degli elaboratori x86
(Controllore Programmabile delle Interruzioni)
Gestione della tastiera
BUS DI CPU M. Mezzalama - M. Rebaudengo Politecnico di Torino
Scopi del Corso Il corso di Sistemi a Microprocessore mira a fornire le conoscenze di base sull’architettura e sulla programmazione di un sistema a microprocessore.
1 Prof. Marco Mezzalama CICLO DI BUS CON DATA BUS A 32 BIT (ciclo scrittura con wait) Verifica Segnale di READY: nel primo caso La memoria NON è pronta,
Ingresso/Uscita u Materiale in: –Queste trasparenze, non basta il testo! –Tanenbaum 2.4.1, 5.6.4, 5.6.5,
GLI INTERRUPT PAG..
Rete Sincrona Una rete sequenziale sincrona, è dotata di un ingresso E, di un segnale di Clock e uno di reset. Ad ogni fronte del Clock, deve essere campionato.
1 Premessa In questo progetto sono stati implementati tutti gli esercizi di Complementi di esercizi di Reti logiche. Elenco degli esercizi svolti: 1.Registro.
Esercizio 18 – Le eccezioni Creare un trap-handler che gestisca opportunamente le eccezioni 7 (Bus error durante accesso ad area dati/stack ) e 12 (overflow)
INPUT / OUTPUT. Connessione tra componenti CPU RAM DischiMonitor StampanteTastieraMouse BUS = Interfacce o Controller.
GESTIONE DELLA TASTIERA
TECNICHE DI INPUT/OUTPUT
Seconda Università degli Studi di Napoli Facoltà di Psicologia
Architettura degli elaboratori
Simulatore Breve riassunto dei comandi più importanti del simulatore MPLAB.
Il Comune di Pavia è tra i pochi comuni italiani a svolgere direttamente funzioni di Registration Authority.
PIC 8259 PROGRAMMABLE INTERRUPT CONTROLLER
Passaggio di parametri per indirizzo
GESTIONE INTERRUPT CPU INTEL 8086
BUS DI CPU M. Mezzalama - M. Rebaudengo - M. Sonza Reorda
Sistemi di elaborazione e trasmissione delle informazioni
Struttura di un SO Menu Struttura SO Algoritmo Programma Processo
La gestione delle interruzioni
Realizzazione a cura di
Sistema GPS Il NAVSTAR/GPS (NAVigation Satellite Timing And Ranging/Global Positioning Sistem) è un sistema di posizionamento continuo e tridimensionale.
Gli interrupt Quando una periferica richiede attenzione alla cpu genera un segnale detto di interrupt.
Architettura di una CPU
1 M. Rebaudengo Routine di servizio dell’interrupt.
CENTRAL PROCESSOR UNIT (CPU) 1/2 E’ l’unità che regola e controlla tutti I processi nel microcontroller. E’ formata da diverse sottounità tra cui: Instruction.
Vettori (a una dimensione)
Sistemi Elettronici Programmabili: Riepilogo 1 Sistemi digitali : Riepilogo Sistemi Elettronici Programmabili.
ELETTRONICA DIGITALE (II Parte) (6-7) 13.12;15.12
Gestione dei dispositivi di I/O:
Sistemi Elettronici Programmabili
MICROPROCESSORI Un processore è un circuito integrato in grado di effettuare operazioni di calcolo o di elaborazione dell'informazione Il circuito contiene.
Tecniche Automatiche di Acquisizione Dati
8253 (temporizzatore di intervalli)
Fabio Garufi - TAADF Tecniche Automatiche di Acquisizione Dati Richiami di Architettura degli elaboratori.
L’esecuzione dei programmi
Tecnologie dell'informazione e della comunicazione - Stacey S. Sawyer, Brian K. Williams Copyright © The McGraw-Hill Companies srl Introduzione.
1 M. Rebaudengo, M. Sonza Reorda Politecnico di Torino Dip. di Automatica e Informatica M. Rebaudengo - M. Sonza Reorda Interfaccia verso il bus.
Architettura 8086/8088 M. Rebaudengo - M. Sonza Reorda
Dalla macchina di Von Neumann …
Gli interrupt Richiesta di attenzione alla cpu. Viene generato un segnale detto di interrupt diretto alla cpu.
Insieme di linee di comunicazione tra micro-processore (μP) e memoria o periferiche BUS (4.4 pag. 201)  Bus dati: insieme di linee che trasmettono dati.
Introduzione ai Microcontrollori Una prima definizione I microcontrollori sono utilizzati per gestire segnali in ingresso (input utente o da sensori),
Albero genealogico. Si abbia un albero genealogico come nella figura sotto. Si supponga che i nomi propri delle persone siano tutti diversi, e quindi.
Comunicazione Seriale Prof. Antonino Mazzeo Corso di Laurea Specialistica in Ingegneria Informatica.
Aprile 2015Architettura degli Elaboratori - Mod. B - 2. Macchina di Mano1 Logica di controllo “hardwired”
Esercizi.
Transcript della presentazione:

1 Gestione del mouse via interrupt

2 Connessioni 8259 master CPU 80x86 IR4 INT INTA A MHz 8250 o INTR mouse OUT2 SIN DTR RTS

3 Interrupt porta seriale La porta seriale COM1 genera interrupt sulla linea IR4 dell8259A master (di tipo INT 0Ch). La porta seriale COM2 usa invece la linea IR3 (INT 0Bh). Le interruzioni possono derivare da diverse cause (vedi registro IER). Nel caso del mouse, è importante abilitare almeno le interruzioni per Received Data Ready (RDR). Inoltre, la linea IR4 (IR3 per COM2) è filtrata da una porta AND pilotata dalluscita OUT2 dell8250, che deve pertanto essere posta ad 1.

4 Programmazione 8250 Per abilitare le interruzioni dal mouse occorre: aggiornare la Interrupt Vector Table programmare l8250 come per il polling abilitare la generazione di interrupt RDR (mediante parola di controllo su IER) abilitare la porta AND (ponendo OUT2=1 con la parola di controllo su MCR). Nello stesso tempo conviene porre anche DTR e RTS ad 1. abilitare linterrupt (IR4 o IR3) nell8259A master aggiornando lInterrupt Mask Register.

5 ISR del mouse Ogni volta che un pacchetto dati viene inviato dal mouse, vengono generate 3 richieste di interruzione, una per ciascun byte. La ISR verrà pertanto richiamata 3 volte, ma solo alla terza potrà esaminare i dati. Pertanto la ISR dovrà memorizzare in alcune variabili globali i byte via via pervenuti, e disporrà di un contatore che indichi quanti byte (0, 1, 2) sono già stati ricevuti.

6 Esercizio Si ripeta lesercizio di programmazione del mouse, utilizzando questa volta la gestione mediante interrupt anziché la gestione mediante polling.