Introduzione.

Slides:



Advertisements
Presentazioni simili
MULTIVIBRATORI BISTABILI
Advertisements

Fenomeni transitori: alee
Dalla macchina alla rete
Capitolo 4 Logica sequenziale
Cassaforte asincrona SR
Cassaforte asincrona con retroazioni dei FF SR La Cassaforte asincrona è una rete che una volta ricevuti in ingresso le combinazioni , invia un.
Circuiti Combinatori Capitolo 3.
Progetto di circuiti su FPGA
Circuiti Sequenziali Asincroni
Progetto di circuiti su FPGA
Circuiti sequenziali sincroni
Cap. II. Funzioni Logiche
Esercitazioni su circuiti combinatori
Introduzione ai circuiti sequenziali
Macchine non completamente specificate
Analisi e sintesi di circuiti combinatori
Autronica LEZIONE N° 15 Reti sequenziali, concetto di memoria, anelli di reazione Esempio, Flip-Flop R-S Tecniche di descrizione Grafo orientato Diagramma.
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali Tecniche di descrizioneTecniche di descrizione –Tabella.
ARCHITETTURA DEI SISTEMI ELETTRONICI
Flip-flop e Registri.
Reti Combinatorie: sintesi
Reti combinatorie: moduli di base
Dalla macchina alla rete: reti LLC
L'algebra di Boole e le sue applicazioni
Prima e Seconda Forma Canonica
Cos’è una sequenza? Una sequenza è una successione finita di valori, dove ogni valore ha una durata prefissata e costante (T). I valori della sequenza.
Progetto RSA Analisi di un progetto di una rete per la direzione dei veicoli negli opportuni parcheggi in base alla loro lunghezza Cappa Francesca
Un magazzino della frutta dispone di una pompa di calore per il mantenimento del clima entro un intervallo di temperatura. Una condizione termica critica.
Rete Asincrona Una rete sequenziale asincrona è dotata di due ingressi E, X e di una uscita Z. L'uscita Z deve diventare 1 solamente quando durante l'ultima.
Progetto Rete Sequenziale Asincrona
Una rete sequenziale asincrona è dotata di due
PROGETTO 1 Un lettore di musica digitale è dotato di un sistema per la regolazione del volume composto da tre pulsanti + e – e [] e progettato in modo.
Una macchina sequenziale asincrona ha due ingressi x1, x2 e un'uscita z. Gli ingressi non cambiano mai di valore contemporaneamente. L'uscita assume il.
Diagramma degli stati che descrive il comportamento della rete.
Cassaforte Asincrona di Mealy
Metodo della moltiplicazione
Progetto VHDL: Esempio 1 Reti Asincrone
Progetto Asincrono Schematico.
3/29/2017 Minimizzazione.
Reti combinatorie: moduli di base
Sistema di regolazione del volume Il progetto consiste nella sintesi e nella realizzazione attraverso Xilinx di un sistema per la regolazione del volume,
RETE ASINCRONA Una rete sequenziale asincrona prende in ingresso due segnali X2 e X1 emessi da un telecomando e, in base alle combinazioni successive di.
Diagramma degli stati primitivo (Mealy)
Rete sequenziale asincrona.
Riassunto Rete Vi sono dunque due ingressi (X1,X2) e ununica uscita; X1 e X2 non cambiano mai contemporaneamente Luscita va a 1 se viene rispettata la.
Diagramma degli stati Tabella degli stati Stati compatibili Le classi di compatibilità che soddisfano copertura e chiusura sono: [A, C] - α [B, G] -
Specifiche di Sistema.
In una macchina automatica vengono utilizzati due segnali binari X1,
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Cassaforte asincrona II assegnamento. Descrizione Il progetto Cassaforte II assegnamento consiste in una codifica diversa delle variabili di stato. Codifica.
Introduzione Il progetto Cassaforte II assegnamento consiste in una diversa codifica delle variabili di stato. Ci si chiede se questo possa influenzare.
Testo dell’esercizio L’ascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato.
Una rete sequenziale asincrona ha due ingressi C,X e un’uscita Z. I segnali C,X non cambiano mai di valore contemporaneamente. Il segnale C è periodico;
Traformazioni fra Bistabili e Registri
Teoria dei sistemi Autore: LUCA ORRU'.
FONDAMENTI DI INFORMATICA
Università degli studi di Parma Dipartimento di Ingegneria dell’Informazione Politecnico di Milano Reti Logiche A Macchine non completamente specificate.
V.1. Considerazioni generali V.2. Flip-Flop V.3 Esempi applicativi
Un magazzino della frutta dispone di una pompa di calore per il mantenimento del clima entro un intervallo di temperatura. Una condizione termica critica.
Università degli studi di Parma Dipartimento di Ingegneria dell’Informazione Politecnico di Milano © 2001/02 - William Fornaciari Reti Logiche A Lezione.
Algebra di Boole.
Dalla macchina alla rete: reti LLC. Dalla macchina alla rete Per realizzare una macchina sequenziale è necessario –Codificare gli insiemi I,S,O con variabili.
Sintesi Reti Combinatorie
In una macchina automatica vengono utilizzati due segnali binari X1, X2 per verificare la corretta esecuzione di una certa attività su ciascun prodotto.
Reti Logiche A Lezione 2.1 Sintesi di reti combinatorie a due livelli
Politecnico di MilanoC.Brandolese, F.Salice Sintesi FSM – Prima parte Calcolatori Elettronici.
La tabella delle verità è un modo per rappresentare il comportamento di una funzione combinatoria La tabella delle verità ha due tipi di colonne: colonne.
Parsing ricorsivo discendente Il parsing ricorsivo discendente (recursive descent parsing) è un metodo di tipo top-down che può essere facilmente codificato.
Transcript della presentazione:

Introduzione

Introduzione Alla descrizione a parole corrisponde il seguente diagramma degli stati, fornito come soluzione al problema:

Sintesi Formale La seguente tabella delle transizioni espone in forma più compatta il diagramma visto precedentemente: R1, R2 00 00 00 01 11 10 - B - A 1 F - A D B C - B - - C D C D D A - D D - D E - E D - E F F

Sintesi Formale Attraverso il diagramma delle implicazioni si ottengono gli stati a due a due compatibili: BC EF BF CE B - C BD DF BD AC AC D BD CE CE AE E CE CE DF AE DF - F A B C D E

Sintesi Formale Dal risultato trovato (e intuitivamente anche a prima vista) si comprende che è possibile raggruppare gli stati iniziali in due modi distinti: sfruttando le compatibilità BC/FE...

Sintesi Formale ...oppure BF/CE. In entrambi i casi ci si riduce a 4 stati. La scelta fra le due possibilità sarà dunque volta ad evitare il più possibile corse critiche.

Sintesi Formale Diagramma delle transizioni – 1° caso: - ipotizziamo di scegliere le seguenti classi di compatibilità, che soddisfano le condizioni di copertura e chiusura α = A β = BC γ = EF δ = D si otterrebbe il seguente diagramma delle transizioni: β α δ γ

Sintesi Formale Al fine di evitare transizioni che possano dare luogo a corse critiche, è opportuno che le transizioni fra due stati comportino la variazione di una sola variabile di stato. In questo caso si vede che α deve avere una codifica "adiacente" a β, γ e δ il quale deve averla a sua volta adiacente a β e γ! β α δ γ

Sintesi Formale Diagramma delle transizioni – 2° caso: - ipotizziamo di scegliere le seguenti classi di compatibilità, che soddisfano le condizioni di copertura e chiusura α = A β = BF γ = CE δ = D si otterrebbe il seguente diagramma delle transizioni: α β γ δ

Sintesi Formale La codifica attraverso questa scelta diventa più semplice, anche se la transizione dallo stato β allo stato δ resta problematica. Osservando però il diagramma degli stati, si nota che l'ingresso 00, l'unico per il quale è prevista quella transizione, è considerato esplicitamente da 2 soli stati su 4. Ciò suggerisce di sfruttare le conseguenti condizioni di indifferenza per eseguire transizioni multiple, senza bisogno di aumentare il numero di variabili di stato... α 00 β 01 γ 11 δ 10

Sintesi Formale Come previsto, la transizione da β a δ dovrebbe comportare la commutazione simultanea di due variabili di stato, cosa fisicamente impossibile. Sono tuttavia presenti condizioni di indifferenza che permettono di ovviare facilmente al problema... R1, R2 R1, R2 R1, R2 Y1, Y0 00 00 00 00 00 00 01 01 11 11 10 10 Y1, Y0 00 00 00 01 11 10 - - β - β - α 1 α 1 β - β - - 01 - 00 1 01 - α α 00 00 α 00 δ δ β β γ γ β β 10 01 11 01 β β 01 01 β 01 γ γ - - δ δ γ γ δ δ γ - 10 11 10 11 11 11 δ δ δ δ α - α - δ δ 10 10 00 - 10 δ δ 10 10 δ 10

Sintesi Formale La particolare transizione multipla viene scelta in modo da porre degli 0 e degli 1 in posizioni "comode" nella mappa di Karnaugh, allo scopo di semplificare la rete combinatoria: R1, R2 Y1, Y0 00 00 00 01 11 10 ACK = *Y1 *Y0 Y0 = *Y1 *R1 + *Y1 *R2 *Y1 Y0 + Y0 R1 R2 Y1 = *R1 *R2 + Y1 Y0 + Y1 *R1 + Y1 *R2 + Y0 R1 R2 - 01 - 00 1 01 - α 00 11 01 11 01 β 01 γ 10 10 11 10 11 10 10 00 - 10 δ 10 Questa implementazione prevede anche un segnale di RESET, che non fa altro che condizionare le variabili di stato attraverso un AND. Lo stato di partenza al reset è α (00).

Sintesi Formale Implementazione (con retroazione diretta): Y0 ACK Y1 rete combinatoria

Simulazione La simulazione mostra che, una volta disabilitato il segnale di RESET, tutto procede secondo la sequenza stabilita. La simulazione "timing" evidenzia, come di norma, i ritardi insiti nel dispositivo fisico.