Tesista: Daniela Di Sclafani Università degli Studi di Palermo Facoltà di Ingegneria Dipartimento di Ingegneria Elettrica, Elettronica e delle Telecomunicazioni Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni Tesista: Daniela Di Sclafani Relatore: Prof. Ing. Giuseppe Caruso Anno Accademico 2009/2010

OBIETTIVI Utilizzo della logica differenziale MCML (MOS current-mode logic) Progetto delle architetture di compressori: 3-2 A1 3-2 A2 3-2 A3 4-2 A1 4-2 A2 4-2 A3 5-2 A1 5-2 A2 5-2 A3 Analisi e valutazione delle prestazioni delle diverse architetture ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010

AMBIENTE di LAVORO LTSpice IV Microwind 2.0 ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010

LA MOLTIPLICAZIONE Generazione dei prodotti parziali Accumulazione dei prodotti Somma finale prodotto finale p0 p1 p2 p3 p4 p5 p6 a0b2 a1b2 a2b2 a3b2 + a0b1 a1b1 a2b1 a3b1 prodotti parziali a0b0 a1b0 a2b0 a3b0 moltiplicatore (N bit) b0 b1 b2 x moltiplicando (M bit) a0 a1 a2 a3 ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010

COMPRESSORI progettati Compressore 3-2 = Full-Adder X1+X2+X3=Sum+2·Carry Compressore 4-2 X1+X2+X3+X4+Cin = =Sum+2·(Carry+Cout) Compressore 5-2 X1+X2+X3+X4+X5+Cin1+Cin2 = =Sum+2·(Carry+Cout1+Cout2) 3-2 4-2 5-2 ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010

COMPRESSORE 3-2 (a) Architettura 1 (b) Architettura 2 (c) Architettura 3 ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010

COMPRESSORE 4-2 (a) Architettura 1 (b) Architettura 2 (c) Architettura 3 ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010

COMPRESSORE 5-2 (a) Architettura 1 (b) Architettura 2 (c) Architettura 3 ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010

LA LOGICA MCML VANTAGGI RISPETTO ALLA LOGICA FCMOS Consumo di potenza << ad alta frequenza Rumore << durante le commutazioni Migliore integrità del segnale 2 resistenze di pull-up rete di pull-down generatore di corrente ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010

LIBRERIA progettata Porte a due ingressi: XOR MUX Porte a tre ingressi: CGEN Invertitore Specchio di corrente Tecnologia CMOS 0,18μm della TSMC BSIM3v3 (LEVEL 49) VDD = 1,8V ΔV = 0,4V IB = 55μA AV = 2 ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010

LIBRERIA: progetto dei layout Regole di progetto della tecnologia CMOS 180nm: TSMC180nm.rul Accorgimenti: Strutture simmetriche Gate orizzontali Collegamenti lunghi in metal1 Assenza di linee metalliche sopra le regioni attive di gate ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010

GATE SHADOWING Flusso di ioni a 7° per controllare il profilo delle regioni impiantate di drain e source NO oscuramento del gate ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010

XOR a tre ingressi 117 λ XOR Vo = = Sum PMOS 1° livello PDN 2° livello Generatore di corrente ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010

CGEN (GENeratore di Carry) Vo = X1∙X2+X2∙X3+X1∙X3 = Carry PDN ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010

XOR a due ingressi XOR Vo = 1° livello PDN 2° livello ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010

MUX a due ingressi MUX PDN Carry = ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010

RITARDI delle celle ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010

LAYOUT dei COMPRESSORI Linee parallele per il segnale diretto ed il suo complementato Capacità all’incirca uguali per le linee del segnale diretto e complementato Segnali in ritardo pilotano i transistor dei livelli più bassi Ottimizzazione dell’area ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010

LAYOUT 3-2 A1 A2 A3 ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010

LAYOUT 4-2 A1 ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010

LAYOUT 5-2 A1 ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010

SETUP di MISURA DUT Compressori in cascata Buffer agli ingressi e alle uscite Individuazione del percorso critico Ritardi dei segnali di uscita del Device Under Test Alimentazione VDD_t per il D.U.T. Potenza dissipata dal compressore 5-2 A1 DUT ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010

RITARDI di PROPAGAZIONE Pre-layout Post-layout – Pre-layout = 16% A1 - 33% Post-layout ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010

POTENZE A1 - 35% ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010

AREE A1 - 43% ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010

X1 X2 X3 X4 X5 X6 X7 LAYOUT 7-2 A1 Cout1 7-2 Cin1 Cout2 Cin2 Carry Sum ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010

Ringraziamenti Relatore: Prof. Ing. Giuseppe Caruso ‘Progetto di compressori in logica MOS a commutazione di corrente per circuiti moltiplicatori ad elevate prestazioni’ 22/07/2010 Relatore: Prof. Ing. Giuseppe Caruso La mia famiglia e G.