Architettura di Calcolo Classificazione

Classificazione dell’Architettura di Calcolo Flusso di Istruzioni Istruzioni Elaborate Flusso di Dati Operandi Manipolati Architettura di Calcolo Elaborazione Flusso di Istruzioni Flusso di Dati Architettura di Calcolo Instruction Set Flusso di Istruzioni Flusso di Dati Tipo di FLUSSO DATI / ISTRUZIONI che interessa la Macchina 2. Tipo di ELABORAZIONE della Macchina 3. SET DI ISTRUZIONI della Macchina

Classificazione dell’Architettura Classificazione di FLYNN di Calcolo Flusso di Istruzioni Istruzioni Elaborate Flusso di Dati Operandi Manipolati Tipo e Numero di ALU Tipo di CU Tipo di Memoria Dati 5

Classificazione dell’Architettura Classificazione di Flynn di Calcolo Flusso di Istruzioni Singolo / Multiplo Flusso di Dati Singolo / Multiplo 13

Classificazione dell’Architettura Classificazione di FLYNN 5

Classificazione dell’Architettura Classificazione di FLYNN 6

SIMD SISD Classificazione dell’Architettura Classificazione di FLYNN ISTRUZIONE SIMD ISTRUZIONE Macchina di Von Neuman Unità Omogenee e Sincrone Processore Vettoriale Array Processor SIMD SISD 6

Classificazione dell’Architettura Classificazione di FLYNN Unità Disomogenee e Sincrone 7

Classificazione dell’Architettura Super-Scalare vs VLIW 8

Classificazione dell’Architettura Disomogenee e Sincrone Architettura VLIW Processore VLIW Unità Disomogenee e Sincrone 11

Classificazione dell’Architettura Classificazione di FLYNN Unità Disomogenee e Asincrone I calcolatori della classe MIMD si suddividono in: a. calcolatori MIMD a memoria condivisa (shared memory); b. calcolatori MIMD a memoria distribuita. 7

Classificazione dell’Architettura Classificazione di Flynn 13

Classificazione dell’Architettura Elaborazione Parallela e Distribuita di Calcolo Elaborazione Flusso di Istruzioni Flusso di Dati 12

Classificazione dell’Architettura Set di Istruzioni Con Set di Istruzioni di un Microprocessore o di una generica architettura di calcolo si intende l’insieme di comandi operativi riconosciuti dalla Macchina. Il singolo comando assembler ha una forma tipica: C.O. Op1, Op2, …, OpN, Dest ( SISD ) c.o.A op1A, op2A, destA c.o.B op1B, op2B, destB ( MISD ) Il programma eseguito da un architettura di calcolo è una lista di comandi assembler. Architettura di Calcolo Instruction Set Flusso di Istruzioni Flusso di Dati 14

Classificazione dell’Architettura Set di Istruzioni Type of the operations Parallelismo delle operazioni Operand Storage In/Out the CPU Number of Explicit operands for instruction operand Location Type and Size of operands Integer Floating Point Float e Double Precision Byte, Half Word, Word 15

Classificazione dell’Architettura Set di Istruzioni Type of the operations: Istr 1 Istr 2 Istr 3 Istr 4 Istr 5 Istr 6 Istr 7 Istr 8 Jump Brench Istr 9 Aritmetico - Logiche Data Transfert Controllo Salto Incondizionato JUMP senza condizione (istruzione a supporto di quella di BRANCH) LOAD e STORE ma anche operazioni aritmetico/logiche BRANCH subordinato ad una comparazione semplice (=0) o complessa (>, ≥, <, ≤) ADD, SUB, MULT, DIV SHIFT Aritm./Log., AND, OR, XOR … >, ≥, <, ≤, = 16

Classificazione dell’Architettura Set di Istruzioni Parallelismo of the Instruction: A: Parallelismo Spaziale (Ridondanza HW) B: Parallelismo Temporale (Pipeline) Trasparente al Programmatore Processore VLIW Processore Dual-Core C.O. Op1, Op2, …, OpN, Dest ( SISD ) c.o.A op1A, op2A, destA c.o.B op1B, op2B, destB ( MISD ) Parallelismo di Operazione 18

Classificazione dell’Architettura Set di Istruzioni Operand Storage In/Out the CPU: a Stack: the operands are implicitly on top of the stack      an Accumulator: one operand is implicitly the accumulator      a set of Registers: all operands are explicit either registers or memory locations The code segment C = A + B how it would appear on the classes of instruction sets Stack PUSH A PUSH B ADD POP C Accumulator Load A ADD B Store C Register Load R1,A ADD R1,B Store C,R1 NO Efficient Code Good Code Density High Memory Traffic Short Instruction General Purpose Longer Instruction 17