PREFAZIONE Per poter eseguire il progetto Schematico occorre installare la libreria libreria.cat e i relativi file Sch e Sym presenti nella cartella librerie,

Slides:



Advertisements
Presentazioni simili
INGRESSI E USCITE.
Advertisements

Algebra Booleana Generalità
MULTIVIBRATORI BISTABILI
Dalla macchina alla rete
Capitolo 4 Logica sequenziale
Circuiti Aritmetico-Logici
Università degli Studi di Napoli Federico II Facoltà di Ingegneria Dipartimento di Informatica e Sistemistica Corso di Sistemi ad elevate prestazioni –
Circuiti sequenziali Capitolo 5.
UNIVERSITA’ DEGLI STUDI DI TRIESTE FACOLTA’ DI INGEGNERIA CORSO DI LAUREA IN INGEGNERIA ELETTRONICA A.A / 2005 Tesi di Laurea Triennale SVILUPPO.
Configurazione & Programmazione PLC Siemens S7-300 Master DP
Corso C Porte logiche.
MICROCONTROLLORI Di Tiziano Ragazzi.
Architetture dei Calcolatori (Lettere j-z) Il Processore (2)
Introduzione ai circuiti sequenziali
Circuiti di memorizzazione elementari: i Flip Flop
Bus e interconnessione fra registri
ANALOGICO-DIGITALI (ADC) DIGITALE-ANALOGICI (DAC)
ANALOGICO-DIGITALI (ADC) DIGITALE-ANALOGICI (DAC)
PSPICE – Circuiti sequenziali principali
Flip-flop e Registri.
Gerarchie di priorità per la gestione delle interruzioni
Dalla macchina alla rete: reti LLC
Struttura dei sistemi operativi (panoramica)
Il livello Microarchitetturale
Come aumentare le linee di I/O?
Convertitore A/D e circuito S/H
Il Linguaggio Macchina
Com’è fatto un elaboratore?
Gestione documenti La funzione principale di MOSAICO è il trattamento documenti. Grazie ad una corretta configurazione dellanagrafica documenti e causali,
Cos’è una sequenza? Una sequenza è una successione finita di valori, dove ogni valore ha una durata prefissata e costante (T). I valori della sequenza.
Progetto RSS Creazione di una rete per gestire lo spegnimento di macchine in caso di blackout.
Progetto Rete Sequenziale Sincrona
Di Ilaria Bertoletti Progetto Asincrono Esame Reti Logiche 30/01/13.
Rete Sincrona Una rete sequenziale sincrona, è dotata di un ingresso E, di un segnale di Clock e uno di reset. Ad ogni fronte del Clock, deve essere campionato.
TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.
TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.
1 Premessa In questo progetto sono stati implementati tutti gli esercizi di Complementi di esercizi di Reti logiche. Elenco degli esercizi svolti: 1.Registro.
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
I Flip-Flop sono dei particolari Letch, la differenza stà che nel Flip-Flop abbiamo l’impulso di clock. Infatti ad ogni impulso il Flip-Flop cambia il.
20Segmenti.it Tesina di Alessandro Cipolletti.
Strumentazione Re.Mo. Funzionamento e manutenzione
I Contatori Impianto con due cilindri a doppio effetto in sequenza con conteggio dei cicli.
L' ARCHITETTURA DI VON NEUMANN
SERVIZIO EDI – Primo Accesso
Architettura del calcolatore
Esame Orale Di Reti Logiche
1 Il Sistema Operativo: Esempio n Le operazioni effettuate sembrano abbastanza semplici ma … n Provocano una serie di eventi in cui vengono coinvolte sia.
VHDL per FPGA Courtesy of S. Mattoccia.
L’azienda di packaging ‘’Choco-Pack’’ dispone di un macchinario per l'impacchettamento di cioccolatini in scatole da 8 pezzi. Per variare l'offerta sul.
Community delle Biblioteche del Piemonte come inserire un commento e un argomento di discussione.
WATCHDOG TIMER E’ un oscillatore interno al  C, ma indipendente dal resto dei circuiti, il cui scopo è quello di rilevare eventuali blocchi della CPU.
Calcolatori Elettronici Il Processore
Analisi e Sintesi di un contatore BCD con Quartus II
Informatica Lezione 5 Scienze e tecniche psicologiche dello sviluppo e dell'educazione (laurea triennale) Anno accademico:
Clocking Il segnale di Clock definisce quando i segnali possono essere letti e quando possono essere scritti Fronte di discesa (negativo) Falling edge.
LATCH. Circuiti Sequenziali I circuiti sequenziali sono circuiti in cui lo stato di uscita del sistema dipende non soltanto dallo stato di ingresso presente.
UNIVERSITÀ DEGLI STUDI DI BOLOGNA
DAC A RESISTORI PESATI.
Reti Sequenziali Corso di Architetture degli Elaboratori Reti Sequenziali.
COMPONENTE Il componente 7474 è formato da due Flip Flop D. Pertanto presenta come ingressi: 1PRN/1CLRN e 2PRN/2CLRN, ossia PRESET/CLEAR asincroni.
ELETTRONICA DIGITALE – circuiti sequenziali
Come esegue le istruzioni il microprocessore Un’istruzione è sempre composta da più operazioni elementari.
Tipo Documento: unità didattica 3 Modulo 7 Compilatore: Supervisore: Data emissione: Release: Indice: A.Scheda informativa B.Introduzione C.Corpo D.Riepilogo.
Padova, 17 novembre
Laboratorio di Architettura Degli Elaboratori1 Macchine a stati finiti – un automa di Mealy generale con 1 bit d’ingresso, 1 di uscita e 2 di stato.
Dal problema al programma – ciclo di sviluppo del software La scrittura del programma è solo una delle fasi del processo di sviluppo di un'applicazione.
Flip flop sincronizzati Spesso l’eventuale cambiamento di stato di un flip-flop non si fa coincidere con l’istante in cui si modificano i valori dei bit.
Aprile 2015Architettura degli Elaboratori - Mod. B - 2. Macchina di Mano1 Logica di controllo “hardwired”
Calliope-Louisa Sotiropoulou I NTRODUZIONE ALLA T ECNOLOGIA D ELL ’FPGA F IELD P ROGRAMMABLE G ATE A RRAYS PISA, 02/03/2016 Marie Curie IAPP Fellow - University.
Transcript della presentazione:

PREFAZIONE Per poter eseguire il progetto Schematico occorre installare la libreria libreria.cat e i relativi file Sch e Sym presenti nella cartella librerie, che ho provveduto a fornire in allegato ! In caso contrario non sarà possibile utilizzare i registri Pipo!!! e nemmeno sintetizzare il progetto. Insieme alla libreria sono presenti i file di configurazione per le simulazioni ( i colori), Qualora si ritenesse necessario confrontare con quanto esposto qui Ogni chiarimento sarà esposto in sede di esame Tutti i file sono stati creati in ambiente protetto ; nessun virus o malware è stato rilevato. Antonino Spitale

S.D.M. Sistema per la protezione dello spazio aereo A cura di Antonino Spitale

Presentazione del progetto Il governo XXX ha recentemente sviluppato un nuovo sistema di difesa dello spazio aereo nazionale basato su lancia Missili con rilevazione di posizione integrato ; ognuno di essi è posizionato strategicamente lungo il territorio ; i dispositivi possono comunicare tramite un bus in comune. In questa sede analizzeremo il funzionamento di uno di essi in dettaglio

Descrizione Operativa Il sistema è composto da un sensore per il rilevamento di posizione S0 dotato di memoria e un lancia Missili in grado di sparare 10 missili ; un operatore potrà asserire labbattimento del veicolo tramite lingresso P. Il sensore S0 è di prossimità. Tutto quello che entra nello spazio aereo lo farà attivare. Al sesto ciclo di clock consecutivo (con S0 a 1 ) la posizione rilevata sarà memorizzata e il lancia missili comincerà (dopo 1 ciclo di clock) a sparare missili ( uno a ogni ciclo di clock) ; sarà abilitata luscita Z1.qualora lufo sarà abbattuto P andrà a 1 (comando manuale ) e Z1 tornerà a 0. In caso contrario, se dopo il lancio del 10 missile ( al clock successivo) loggetto volante è rimasto illeso, lultima posizione calcolata sarà trasmessa al lanciamissili più vicino,il quale sarà avvisato del messaggio con labilitazione delluscita Z2.

Descrizione approfondita Il progetto è stato scomposto in alcune parti ; Un ingresso S0 che è il sensore vero e proprio, un flip flop D, un contatore X8 e un registro Pipo dotato di Preset che si occuperanno di verificare la durata della permanenza del veicolo non autorizzato nello spazio aereo, e qualora necessario di memorizzarne la posizione e attivare il lanciamissili. Un ingresso P che sarà portato a 1 qualora lufo sia stato abbattuto (manualmente),un registro Pipo, un sommatore a 4bit, un contatore X16, un flip flop D per calcolare al ciclo 3, 6, 9 lultima posizione utile del veicolo (sommando + 1). Qualora Z2 si dovesse attivare, i driver-Tristate porteranno sul bus il dato codificato, in modo tale che la successiva postazione Contraerei lo possa leggere 2 flip Flop D che memorizzano le uscite Z1 e Z2

Descrizione approfondita 2 ( Nei limiti in cui un progetto come questo può essere descritto in un foglio ppt) IL Sensore S0 è collegato in And con luscita negata del flip flop D allingresso CE del counterX8. Qualora S0 vada a 1 il contatore sarà sensibile ai fronti di Clock e comincerà il conteggio. Quando il conteggio arriverà a 5 il mux in ingresso al Fd selezionerà un 1 che sarà campionato al ciclo successivo. A questo punto il counter X8 si resetterà e il CE sarà portato a 0 ; il primo registro Pipo memorizzerà la posizione del veicolo

Descrizione approfondita 3 ( Nei limiti in cui un progetto come questo può essere descritto in un foglio ppt) La prima posizione utile del veicolo è memorizzata anche in questo secondo Registri Pipo, che provvederà ad aggiornarla ai cicli 3, 6, 9, sommando un 1. sfruttando il FD e il sommatore a 4Bit. più in basso abbiamo un contatore 16 collegato a un decoder che comincerà a sganciare i missili al Numero 1 del conteggio ; Anche qui ho deciso di Utilizzare un mux per evitare problemi di Clock

Descrizione approfondita 4 ( Nei limiti in cui un progetto come questo può essere descritto in un foglio ppt) Lultimo stadio è composto da 2 FFD che si occupano Di memorizzare i valori delle uscite ; più in alto vediamo che il valore decodificato 11 (insieme Al valore 0 di P ) porta il mux in ingresso al Fd 2 a selezionare un 1. Al ciclo successivo luscita Z2 va a livello alto permanentemente (a meno di un reset)

Confronto simulazione tra il Progetto realizzato come Sch (sopra), e con codice Vhdl sotto. Simulazione Behavioral (solamente a scopo illustrativo)

Confronto simulazione tra il progetto realizzato come Sch (sopra) e con codice Vhdl sotto. Simulazione PostRoute (solamente a scopo illustrativo)