Sistemi Elettronici Programmabili3-1 FPGA: Architettura
Sistemi Elettronici Programmabili3-2 FPGA: Logic Element (Block)
Sistemi Elettronici Programmabili3-3 FPGA: LUT – Look Up Table (2 Ingressi)
Sistemi Elettronici Programmabili3-4 FPGA: Programmazione
LE MUX Vettore di programmazione: Esercizio 1 (FPGA): Xor ad 8 ingressi
LE MUX Vettore di programmazione: Esercizio 1 (FPGA): Xor ad 8 ingressi
Esercizio 2 (FPGA) Implementare, utilizzando lo schema di FPGA, la funzione logica che realizza la codifica dal codice 1-out-of-4 alla codifica binaria. Realizzare la funzione logica che segnala un errore nella codifica. La codifica 1-out-of-4 è definita dalla seguente tabella: X3X2X1X0Z
Esercizio 2 (FPGA) Implementare, utilizzando lo schema di FPGA, la funzione logica che realizza la codifica dal codice 1-out-of-4 alla codifica binaria. Realizzare la funzione logica che segnala un errore nella codifica. La codifica 1-out-of-4 è definita dalla seguente tabella: LE MUX
Esercizio 3 (FPGA) Implementare la rete logica che realizza la seguente macchina a stati. Utilizzare la seguente codifica degli stati (S=Q3,Q2,Q1) S1=001, S2=010, S3=100.
Esercizio 4 (FPGA) Implementare, utilizzando lo schema di FPGA rappresentato in figura, la funzione logica che prende come ingressi la codifica binaria di un numero compreso tra 0 e 31 e fornisce 1 in uscita se è solo se in ingresso ho un numero primo.