Progetto di una memoria cache per il processore DLX Andrea Grandi Filippo Malaguti Massimiliano Mattetti Gabriele Morlini Thomas Ricci Progetto di Calcolatori.

Slides:



Advertisements
Presentazioni simili
Potenza dissipata per effetto Joule:
Advertisements

Cassaforte asincrona SR
Progetto CRESCO ENEA Casaccia 6 –
Programmazione assembler
Classe III A A.s – 2011 Sistemi di Elaborazione e Trasmissione dell’Informazione 4 ore settimanali (2 laboratorio) Docenti Prof. Alberto Ferrari.
Università degli Studi di Napoli Federico II Facoltà di Ingegneria Dipartimento di Informatica e Sistemistica Corso di Sistemi ad elevate prestazioni –
ISTITUTO COMPRENSIVO GAIRO ANNO SCOLASTICO 2009 – 2010 CLASSI II° e V° PRIMARIA CLASSE I° SECONDARIA PRIMO GRADO PROVE INVALSI.
Realizzazione del file system
L3 L6 L2 L7 L1 L8 L4 L9 L5 Lt2 Lt4 Lt6 Lt8 Lt1 Lt3 Lt5 Lt7Lt9 Lt10 Ricostruzione topografica della volta con posizionamento dei profili radar.
Algebra Lineare. Algebra Lineare Esercizio Dato il vettore a := (3, 2, 5) , scrivere l’equazione cartesiana del piano  passante per.
Alcuni esercizi e domande per il compitino quali sono le parti principali dellarchitettura di von Neumann? citare le caratteristiche salienti della RAM.
Romina Manfredi (Scuole Tecniche San Carlo - Boves)
La molecola H 2 z x 12 r 1A A B R r1r1 r 2B r2r2 r 2A r 1B mol1-1.
Introduzione alla fisica
Introduzione alla fisica
Introduzione alla fisica
Microprogrammazione Codice operativo.
In un condotto, la velocità è inversamente proporzionale alla sezione 3 cm/s 1 cm/s 3 cm/s.
CALCOLATORI ELETTRONICI
Caratteristiche principali dell’architettura del processore MIPS
Criticità sui dati Consideriamo una sequenza di 5 istruzioni
Criticità sui dati (1° esempio)
Criticità sui dati (esempio da fare on line)
Criticità sul controllo
Principi di emodinamica; regolazione delle resistenze periferiche.
Fattorie Coltivazioni Postazioni militari Residenza reale (?) Area sacra Yal… Yal…\Ad-Durayb. Città e comprensorio territoriale.
Codifica di algoritmi linguaggio macchina vs programmazione strutturata Lab Programmazione - turno /2006.
Lezione 5 informatica di base per le discipline umanistiche vito pirrelli Istituto di Linguistica Computazionale CNR Pisa Dipartimento di linguistica Università
UNIVERSITÀ DEGLI STUDI DI PERUGIA Dipartimento di Ingegneria Industriale Prof. Francesco Castellani Corso di Meccanica Applicata.
L'Aquila, 25 marzo Leggere, interpretare ed utilizzare i risultati della Prova Nazionale INVALSI dellesame di stato conclusivo del primo ciclo delle.
Leggere, interpretare ed utilizzare i risultati delle prove del Servizio Nazionale di Valutazione e della Prova Nazionale dellesame di stato del primo.
La sicurezza elettrica nel condominio
UNIVERSITA' DEGLI STUDI DI BOLOGNA FACOLTA' DI INGEGNERIA Corso di Laurea Magistrale in Ingegneria Informatica Progetto di Calcolatori Elettronici M: Estensione.
Cassaforte Asincrona di Mealy
Velocità e accelerazioni del Robot Puma 560
ITER PER IL RILASCIO DEL PERMESSO DI COSTRUIRE
Tesina di ricerca operativa
Example instruction Instruction Name Meaning (RTL Language) ADD R1, R2, R3 AddRegs[R1]
I CIRCOLO DIDATTICO POMIGLIANO REPORT SCUOLA Dati INVALSI a.s Funzione strumentale: D'Aniello Maria.
A5 U1 U2 U3 U3 MOBILITA’ NE MEZZI DI TRASPORTO LA COMUNICAZIONE
INFORMAZIONI GENERALI Web site: Att. DidatticaIns. UniversitarioA.A PROGRAMMA.
INFORMAZIONI GENERALI Web site: Att. DidatticaIns. UniversitarioA.A PROGRAMMA.
Architetture di Calcolo per le TLC
Architetture dei Calcolatori (Lettere j-z ) Il Processore
Architettura del calcolatore
Sistemi elettorali e sistemi di partito
Alcune Istruzioni per la gestione dellI/O (Classe 7) Per la destinazione D0 sono ammessi tutti i tipi di indirizzamento tranne quello immediato. Per la.
Prove oggettive per la misurazione degli apprendimenti: metodi e tecniche di valutazione Roberto Ricci INVALSI Mantova, 28 febbraio
Realizzato da Roberto Savino Connettersi al mondo esterno vconfig --eth2=tap, , pc1 pc2 r2 r1 HOST eth2 tap
Progetto VHDL: Esempio 1 Reti Asincrone
Progetto di Calcolatori Elettronici M
Progetto di una memoria cache per il processore DLX Andrea Grandi Filippo Malaguti Massimiliano Mattetti Gabriele Morlini Thomas Ricci Progetto di Calcolatori.
Progetto di una memoria cache per il processore DLX Andrea Grandi Filippo Malaguti Massimiliano Mattetti Gabriele Morlini Thomas Ricci Progetto di Calcolatori.
Progetto di una memoria cache per il processore DLX Andrea Grandi Filippo Malaguti Massimiliano Mattetti Gabriele Morlini Thomas Ricci Progetto di Calcolatori.
Progetto di una memoria cache per il processore DLX Andrea Grandi Filippo Malaguti Massimiliano Mattetti Gabriele Morlini Thomas Ricci Progetto di Calcolatori.
Progetto di una memoria cache per il processore DLX Andrea Grandi Filippo Malaguti Massimiliano Mattetti Gabriele Morlini Thomas Ricci Progetto di Calcolatori.
Progetto di una memoria cache per il processore DLX Andrea Grandi Filippo Malaguti Massimiliano Mattetti Gabriele Morlini Thomas Ricci Progetto di Calcolatori.
Progetto di una memoria cache per il processore DLX
Progetto di una memoria cache per il processore DLX Andrea Grandi Filippo Malaguti Massimiliano Mattetti Gabriele Morlini Thomas Ricci Progetto di Calcolatori.
Progetto di una memoria cache per il processore DLX Andrea Grandi Filippo Malaguti Massimiliano Mattetti Gabriele Morlini Thomas Ricci Progetto di Calcolatori.
Sistemi di elaborazione e trasmissione delle informazioni
Università degli Studi di Napoli “Federico II” Facoltà di Ingegneria Dipartimento di Informatica e Sistemistica Corso di Sistemi ad elevate prestazioni.
Informatica Lezione 4 Scienze e tecniche psicologiche dello sviluppo e dell'educazione Anno accademico:
1 Università di Pavia - corso di Calcolatori Elettronici C code: L1:g = g + A[i]; i = i + j; if (i != h) goto L1; MIPS code: L1:add $t1, $s3, $s3# $t1.
Arch. Elab. - S. Orlando 1 Esercitazione su Instruction Level Parallelism Salvatore Orlando.
PROGETTO ALTERNANZA SCUOLA-LAVORO
Corso di Laurea in Biotecnologie corso di Informatica Paolo Mereghetti DISCo – Dipartimento di Informatica, Sistemistica e Comunicazione.
UNIVERSITÀ DEGLI STUDI DI BOLOGNA
SPIM Esercizi. Esercizio 1 – il comando ‘li’ Il codice deve eseguire una singola operazione: mettere il valore immediato 1023 nel registro s3.
Esercitazione su Instruction Level Parallelism
Transcript della presentazione:

Progetto di una memoria cache per il processore DLX Andrea Grandi Filippo Malaguti Massimiliano Mattetti Gabriele Morlini Thomas Ricci Progetto di Calcolatori Elettronici M

Caratteristiche della cache caratteristiche generalli cache

Obiettivi Realizzazione cache Integrazione DLX Testbench Block RAM

Strutture dati VHDL strutture dati, parametri, ecc..

Struttura interfaccia interfaccia verso l'esterno

Implementazione schema interno cache

Processi interni tutti e quattro

Comunicazione tra processi segnali interni

Integrazione integrazione cache con DLX

Integrazione 2 integrazione cache con DLX

Testbench Testbench del componente : 1.Cache_test_ReadAndReplacement.vhd 2.Cache_test_ReadAndWrite.vhd 3.Cache_test_Snoop.vhd Testbench integrazione con processore DLX: 1.ProvaReplacement123 : verifica comunicazione tra cache e DLX e del meccanismo di rimpiazzamento. 2.ProvaFU: Forwarding Unit e Alee di Dato.

Cache_test_ReadAndReplacement.vhd TagIndexReplacement Linea invalidata (MESI_I)

Cache_test_ReadAndWrite.vhd

Cache_test_Snoop.vhd

ProvaReplacement123 Obiettivo: Testare la corretta comunicazione tra lo stadio di MEM e la CACHE e il meccanismo di rimpiazzamento, Codice Assembler: X" ", --l1: addi r1,r0,0 ; X" ", --l2: addi r2,r0,1 ; X"AC220000", --l3: sw 0(r1),r2 ; X" ", --l4: addi r2,r2,1 ; X"AC220100", --l5: sw 16#100(r1),r2 ; X" ", --l6: addi r2,r2,1 ; X"AC220080", --l7: sw 16#80(r1),r2 ; X"8C220000", --l8: lw r2,0(r1) ; X" ", --l9: addi r1,r1,4 ; X"0BFFFFE0", --l10: j l3 ; X"FFFFFFFF", --NOP l3: 0+0= l5: 100+0= l7: 80+0= l8: 0+0=

ProvaReplacement123 l3: 0+0= l5: 100+0= l7: 80+0= l8: 0+0=

Obiettivo: Testare il funzionamento della Forwarding Unit in caso di Alea di dato, Codice Assembler: X" ", --l1: addi r2,r2,1 ; X"AC220000", --l2: sw 0(r1),r2 ; X"8C230000", --l3: lw r3,0(r1) ; X" ", --l4: addi r2,r3,1 ; X"0BFFFFF0", --l5: j l2 ; X"FFFFFFFF", --NOP ProvaFU (Forwarding Unit) l4: addi r2,r3,1 l3: lw r3,0(r1) Alea di Dato!! lw r3,0(r1) ; addi r2,r3,1 ;

Block Ram Funzionamento, componente di prova, eventuale integrazione nel progetto