Lezione XV Bandgap references (II). Generazione di bandgap.

Presentazione sul tema: "Lezione XV Bandgap references (II). Generazione di bandgap."— Transcript della presentazione:

1 Lezione XV Bandgap references (II)

2 Generazione di bandgap

3 Problemi di progetto  Il circuito appena visto, pur funzionante, presenta alcune peculiarità da tenere in conto per quanto riguarda la sua progettazione: 1. Compatibilità con il processo CMOS 2. Variazione della corrente di collettore con T 3. Tensioni di offset dell’amplificatore operazionale 4. Stabilità della rete di retroazione 5. Dipendenza di TC dalla temperatura 6. Dipendenza dalla alimentazione e start-up

4 Compatibilità  In un processo CMOS con tecnologia n-well è possibile realizzare dei transistori pnp vericali. La n-well con il suo contatto di body agisce da base mentre l’emettitore lo si realizza con la diffusione di source (o drain).  Il collettore coincide con il substrato, quindi per definizione, sarà collegato a massa  E’ dunque necessario modificare il circuito per realizzarlo con transistori pnp aventi il terminale di collettore connesso al potenziale più basso

5 Compatibilità 2  La modifica è banale.  Basterà sostituire ai BJT npn connessi a diodo l’equivalente pnp  È facile convincersi che

6 Problemi di progetto  Il circuito appena visto, pur funzionante, presenta alcune peculiarità da tenere in conto per quanto riguarda la sua progettazione: 1. Compatibilità con il processo CMOS 2. Variazione della corrente di collettore con T 3. Tensioni di offset dell’amplificatore operazionale 4. Stabilità della rete di retroazione 5. Dipendenza di TC dalla temperatura 6. Dipendenza dalla alimentazione e start-up

7 Problemi  Per i transistor Q1 e Q2 abbiamo calcolato il valore di TC a corrente di collettore costante.  Nel circuito che stiamo considerando è facile convincersi che la corrente è invece proporzionale alla temperatura (PTAT)  Infatti I c1,2 =ΔV R3 /R 3 =V T ln n/R 3  Sarà necessario includere anche la variazione ∂I C /∂T

8 Valutazione  Cosa accade nel calcolo di TC se dobbiamo includere anche le variazioni di Ic con la temperatura?

9 Problemi di progetto  Il circuito appena visto, pur funzionante, presenta alcune peculiarità da tenere in conto per quanto riguarda la sua progettazione: 1. Compatibilità con il processo CMOS 2. Variazione della corrente di collettore 3. Tensioni di offset dell’amplificatore operazionale 4. Stabilità della rete di retroazione 5. Dipendenza di TC dalla temperatura 6. Dipendenza dalla alimentazione e start-up

10 L’offset degli operazionali  A causa delle asimmetrie tra i lati dell’amplificatore differenziale di ingresso, a tensione differenziale di ingresso nulla la tensione differenziale di uscita è diversa da zero  Si definisce tensione di offset la tensione differenziale V OS che bisogna applicare all’ingresso dell’operazionale in maniera che la sua uscita sia nulla

11 Effetto di V OS Vx Vy

12 Riepilogando  La presenza di un offset non nullo provoca un errore nella determinazione di V ref  Quest’errore viene amplificato dal fattore (1+R 2 /R 3 )  Notiamo il compromesso tra la necessità di avere tale fattore elevato per non avere dimensioni eccessive nelle aree dei BJT e minimizzare l’errore dovuto all’offset  Infine la tensione di offset stessa varia con la temperatura e quindi provoca un aumento della curvatura di V ref (T)

13 Soluzioni  Esistono diversi metodi per diminuire l’effetto della tensione di offset Innanzitutto per minimizzare VOS si possono scegliere dispositivi di grandi dimensioni per la realizzazione dell’operazionale Si può introdurre un ulteriore fattore di scala m tra le correnti in maniera che ΔV BE =V T ln (nm) Possiamo poi utilizzare più transistori in serie tra loro (non è possibile però in un processo CMOS)

14 Implementazione circuitale  Il circuito implementa le ultime due soluzioni  Il fattore m tra le resistenze si tramuta in un fattore di scala m tra le correnti  Un problema può nascere per operazionali low-voltage che non possono generare 2.5V in uscita

15 In tecnologia CMOS  Dal momento che i collettori di Q3 e Q4 non sono connessi a massa, l’ultima realizzazione vista non è implementabile in tecnologia CMOS.  Cerchiamo una modifica del circuito implementabile in un processo n-well  Un BJT connesso a diodo viene sostituito con uno stadio a collettore comune  La polarizzazione viene fatta con dei MOSFET anziché con dei resistori

16 Il circuito completo

17 Problemi di progetto  Il circuito appena visto, pur funzionante, presenta alcune peculiarità da tenere in conto per quanto riguarda la sua progettazione: 1. Compatibilità con il processo CMOS 2. Variazione della corrente di collettore 3. Tensioni di offset dell’amplificatore operazionale 4. Stabilità della rete di retroazione 5. Dipendenza di TC dalla temperatura 6. Dipendenza dalla alimentazione e start-up

18 Stabilità  Il circuito presenta due anelli di retroazione  Il primo, negativo, include R 2, R 3 e 1/g m2, la resistenza vista dall’emettitore di Q 2  Il secondo, positivo, include R 1 e 1/g m1

19 Valutazione di β N e β P  Per garantire che il circuito sia stabile nel transitorio di accensione e raggiunga proprio il valore di tensione di uscita desiderato bisogna assicurare che β N > β P, è dunque conveniente valutare queste due grandezze  Nella pratica basterà prendere β N circa 3-4 volte β P

20 Problemi di progetto  Il circuito appena visto, pur funzionante, presenta alcune peculiarità da tenere in conto per quanto riguarda la sua progettazione: 1. Compatibilità con il processo CMOS 2. Variazione della corrente di collettore 3. Tensioni di offset dell’amplificatore operazionale 4. Stabilità della rete di retroazione 5. Dipendenza di TC dalla temperatura 6. Dipendenza dalla alimentazione e start-up

21 Correzione della curvatura  Esistono molte tecniche di correzione della curvatura V ref (T) proposte per circuiti bipolari  Purtroppo nessuna di queste tecniche è utilizzata nella tecnologia CMOS dal momento che, a causa di variazioni di processo ed elevati offset presenti nei circuiti, i valori di V ref ottenibili esibiscono una variabilità che non si riesce a correggere con tecniche circuitali 0T 1 T0T0 Vref 0T 1 T0T0

22 Problemi di progetto  Il circuito appena visto, pur funzionante, presenta alcune peculiarità da tenere in conto per quanto riguarda la sua progettazione: 1. Compatibilità con il processo CMOS 2. Variazione della corrente di collettore 3. Tensioni di offset dell’amplificatore operazionale 4. Stabilità della rete di retroazione 5. Dipendenza di TC dalla temperatura 6. Dipendenza dalla alimentazione e start-up

23 Problemi di accensione  Il circuito è relativamente immune alle variazioni di Vdd finché il guadagno d’anello dell’amplificatore operazionale rimane elevato  La reiezione alle variazioni di alimentazione (PSRR) degrada alle alte frequenze  Ci può essere necessità di un circuito di start- up perché, all’accensione, Vx e Vy sono entrambe nulle e possono spegnere la coppia differenziale di ingresso dell’operazionale  Il circuito di startup è simile a quello visto per la rete CMOS

24 Generazione di I PTAT  Nell’analisi dei circuiti di riferimento di tensione ci siamo accorti che la corrente di polarizzazione dei BJT è proporzionarle alla temperatura assoluta.  Essa può essere vista infatti come la corrente che scorre nel resistore R3 su cui cade la differenza ΔV BE dei due transistor

25 Circuito per la generazione di I PTAT  Il circuito che abbiamo studiato come generatore di tensione indipendente dalla temperatura può essere utilizzato, tramite un meccanismo di specchio di corrente, per la generazione della nostra I PTAT  E’ però possibile generare la stessa corrente a partire da un circuito che non necessità un operazionale

26 In dettaglio  Possiamo utilizzare il circuito di generazione di corrente il quale, se prendiamo M 1 =M 2 e M 3 =M 4 garantisce che V X =V Y (perché?) e quindi che I PTAT sia effettivamente proporzionale alla temperatura assoluta

27 Confronto  Al primo ordine i due circuiti si comportano esattamente alla stessa maniera.  Se però andiamo a guardare con maggiore dettaglio il circuito senza amplificatore operazionale è soggetto a diverse sorgenti di errore: Effetto body sui PMOS Effetto della modulazione della lunghezza del canale Mismatch sulle dimensioni dei dispositivi  Il risultato è che, se progettiamo correttamente l’operazionale, riusciamo ad ottenere un circuito più robusto alle variazioni della Vdd

28 Polarizzazione a g m costante  Molte delle proprietà dei circuiti CMOS analogici dipendono dalla transcoduttanza del mosfet amplificatore,  E’ dunque sicuramente utile cercare di fare in modo da rendere quest’ultima indipendente da variazioni parametriche indesiderate

29 Il circuito  Riprendiamo il circuito generatore di corrente e, tramite un meccanismo di specchio, polarizziamo M6 con la corrente Iout

30 Calcoli  Si avrà:

31 Caso studio  Studieremo in dettaglio un circuito per la generazione di una tensione V ref per sistemi analogici di elevata precisione 1  Cominciamo con il vedere una versione semplificata del “core” del circuito che non utilizza amplificatori operazionali 1 T. Brooks and A. L. Westwisk, “A low-power differential CMOS Bandgap reference”, ISSCC Dig. Of Tech. Papers, pp. 248-249, 1994

32 Il “core” semplificato Lo specchio di corrente PMOS garantisce IQ1=IQ2=IQ3=IQ4 Q1-Q3 hanno l’area n-volte maggiore di Q2-Q4

33 Problemi  Il circuito, dal momento che l’effetto di modulazione della lunghezza di canale trasferisce le variazioni dell’alimentazione nel circuito, non è ancora utilizzabile in applicazioni in cui è richiesta un elevata stabilità di Vref  Possiamo però introdurre delle topologie cascode per minimizzare quest’effetto

34 Introduzione dello specchio cascode low-voltage  Al posto del semplice circuito visto nello schema precedente, sostituiamo alla rete degli nmos e a quella dei pmos delle coppie cascode in configurazione low-voltage  Questo circuito minimizza l’influenza delle variazioni della Vdd ma necessita di ulteriori tensioni di polarizzazione

35 Self-biasing del cascode  Per eliminare le tensioni di polarizzazione si introducono due resistenze le cui cadute di tensione sono progettate in maniera da garantire che tutti i dispostivi rimangano in pinch-off  Vediamo dunque il circuito complessivo

36

37 Problemi aperti: 1. Vogliamo generare una tensione Vref che non sia riferita a massa 2. Vogliamo massimizzare la reiezione alle variazioni della Vdd

38 Floating Vref Per comprendere come funziona il circuito basta osservare che: La corrente di drain di M7 è la stessa che scorre nel resistore R Se M5 e M8 sono uguali allora la caduta su R3 è pari alla Vbe di Q4 Di consegnenza la corrente di drain di M8 è pari a Vbe4/R3

39 In conclusione  Dal momento che i due terminali di ingresso dell’operazionale sono uguali, la tensione di uscita è data dalla differenza tra le cadute di tensione su R4 e su R5  La scelta dei pesi rende nullo il coefficiente TC di Vout

40 Massimizzazione del PSRR  Per ridurre ulteriormente l’influenza della Vdd conviene generare la V ddL del core a partire dalla V dd esterna attraverso un meccanismo di regolazione in feedback  La scelta di R1 e R2 mi consente di determinare il valore di VddL a partire da Vr1 CORE R1 R2 +-+- Vr1 V ddL

41 Generazione di V r1  La tensione Vr1 deve essere generata all’interno del core e riportata fuori per generare il riferimento dell’anello di feedback  Inseriamo nel ramo di Q3 la il resistore Rm in maniera che Vr1 sia un bandgap reference (ovvero oche la caduta su Rm sia proporzionale alla temperatura assoluta)

42 Il circuito finale

43 La rete di start-up

44 Funzionamento  All’accensione dell’alimentazione M9 e M10, che sono connessi a diodo, assieme ad M13, garantiscono un percorso alla corrente e quindi portano in conduzione M12  La Vgs di M12 innesca la corrente in Rm e di conseguenza il resto del circuito