Meeting con i referee, 02/09/2015 F. TartarelliMeeting con i referee, 2/Sep/20151.

Presentazione sul tema: "Meeting con i referee, 02/09/2015 F. TartarelliMeeting con i referee, 2/Sep/20151."— Transcript della presentazione:

1 Meeting con i referee, 02/09/2015 F. TartarelliMeeting con i referee, 2/Sep/20151

2 Milano F. TartarelliMeeting con i referee, 2/Sep/20152

3 Lar electronics Phase II upgrade  LAr Front-End and Back-End electronics will need to be replaced:  New ATLAS trigger scheme in Phase II  Radiation tolerance  Ageing of components  Goals for Phase-II readout upgrade:  fully digital 40 MHz readout → finest granularity trigger input at Level-1  low-power, radiation tolerant front-end electronics → simplify cooling and powering  re-optimize pulse-shapes, front-end gains and digitization for improved linearity and resolution F. TartarelliMeeting con i referee, 2/Sep/20153

4 Scoping scenarios  In tutti gli scenari, e’ prevista la sostituzione dell’elettronica di read-out del Lar  Costo (invariante nei vari scenari): circa 31 MCHF (20 per il Front-End e 11 per il Back-End)  Il reference scenario include anche:  Nuovo forward calo (sFCal) ad alta granularita’: Smaller gaps: 250  m → ~100  m, active LN2 cooling loops, nuove motherboards per rimuovere le somme 4->1 del readout  Timing detector ad alta granularita’ (HGTD) per misure tempo con risoluzione di poche decine di ps (nel volume dei MBTS 2.4<  <4.3)  Per esempio, 4-5 strati di silicio (eventualmente intervallati a strati di assorbitore W)  Lettura a LGAD o HVCMOS F. TartarelliMeeting con i referee, 2/Sep/20154

5 Scoping scenarios  Negli scenari Middle e Low:  Nessun upgrade della parte in avanti  Ma...  se non si puo’ escludere la fomazione di bolle nel Lar  oppure se la soluzione sFCal e’ troppo rischiosa (radiazioni o danneggiamento degli altri sistemi durante l’apertura del criostato) -> miniFCal di fronte all’attuale Fcal  Il miniFCal e’ un FCAl piu’ piccolo posto di fronte all’FCal per ridurre il flusso di particelle:  Baseline: Lar/Cu (baseline)  Warm options: Si/Cu (or W), Diamanti/Cu  Lar Phase II IDR nel 2016 e TDR nel 2017 F. TartarelliMeeting con i referee, 2/Sep/20155

6 Schema nuova elettronica LAr F. TartarelliMeeting con i referee, 2/Sep/20156 Front endBack end

7  We would like to design the power distribution scheme for the 1534 new Front-End Boards (FEB2) that will replace the existing FEBs  ASIC technologies on FEB2 will be more uniform and allow a new powering scheme  Starting from 280 V (existing units), create one or two intermediate voltages (eg 12 or 24V) and then create the low voltages on the FEB2 using POLs  This work includes: 1. Design of the new Low-Voltage Power Supply mainframes 2. Design of the power distribution part of the new FEBs 3. Selection of the DC-DC converters  Continuation/Extension of the work we are doing for the new Trigger Boards of Phase I:  For Phase I we are doing only 2. and 3., as the LVPS will always remain the ones in use in RUN2 F. TartarelliMeeting con i referee, 2/Sep/20157

8  E’ un proseguimento del lavoro iniziato originariamente in Gr. V (APOLLO), che stiamo gia’ facendo per la Fase 1 e per il quale abbiamo cominciato un’attivita’ in RD_FASE2  Al momento non ci sono altri Istituti che ci stanno lavorando e potremmo avere un ruolo leader  Possibile collaborazione col CERN che ha seguito lo sviluppo degli attuali LVPS (RUN 2)  Attivita’ molto ben vista dal management Lar  Il costo dei soli LVPS e’ stimato in circa 3 MCHF  Basato su estrapolazione dei LVPS attuali, assumendo una simile tecnologia  Vorremmo cercare di portare la produzione dei LVPS in Italia  Per esempio, con la CAEN con la quale abbiamo gia’ in corso una collaborazione su questo item F. TartarelliMeeting con i referee, 2/Sep/20158

9 Manpower  Stimiamo un coinvolgimento di  2.4 FTE per attivita’ Fase 2 fino alla fine dell’attivita’ Phase I  3.2 FTE successivamente (a partire dal 2017-8)  Supporto tecnico:  0.5 tecnici fino alla fine dell’attivita’ Fase 1  1.5 tecnici successivamente F. TartarelliMeeting con i referee, 2/Sep/20159

10 F. TartarelliMeeting con i referee, 2/Sep/201510

11 RD_FASE2  L’anno scorso abbiamo proposto due attivita’ di R&D per Fase 2:  DC powering  Lar trigger  DC powering  Evaluate solutions for the Phase II LVPS  Lar trigger  Set up a demonstrator to study trigger algorithm for Phase 2 F. TartarelliMeeting con i referee, 2/Sep/201511

12 Plan  DC powering  2015: Acquire new components and modify the CAEN prototype with new GaN MOSFETs; Acquire commercially available power modules;  2016: Test both solutions on a dedicated set-up (test load,...); Radiation tests of components and modules  2017: based on the study of the first two years, we have selected the design and the components needed and we are ready to lunch the production of a full prototype  LAr trigger  2015: assemble test set-up (ATCA crate, components of the board); design test board; start simulations  2016: test board produced; set-up ready to do study and optimization of trigger algorithm  2017: more complete test of the performance of the test stand with the addition of the ROD injector; finalization of simulation studies. F. TartarelliMeeting con i referee, 2/Sep/201512

13  Manpower:  2.4 FTE (inclusa 1 dottoranda al primo anno)  Il lavoro sul trigger e’ svolto anche nell’ambito del PRIN H_TEAM  0.6 FTE su H_TEAM per il 2016  AR su fondi H_TEAM non ancora partito  Primo bando ad inizio anno andato deserto, secondo bando in corso. Dovrebbe partire da Ottobre. F. TartarelliMeeting con i referee, 2/Sep/201513

14 DC powering  Sviluppo dei nuovi power supply (280 V → 12 o 24 V, 3 kW)  Soluzioni custom vs commerciali  Abbiamo ordinato dalla CAEN un prototipo di LVPS (12 V, 1.5 kW):  Evoluzione del primo prototipo prodotto e testato durante il progetto APOLLO  in test presso CAEN, lo riceveremo a breve  La consegna e’ in ritardo rispetto alle previsioni:  Test appena possibile  Modifica ulteriore del prototipo con GaN power FET F. TartarelliMeeting con i referee, 2/Sep/201514 (vecchio prototipo CAEN)

15  Abbiamo gia testato GaN devices  EPC2015 con controller Linear Technology LTC3833  Tensione insufficiente per i nostri scopi  Cominciano ad essere disponibili device di tensione maggiore:  Gan Systems GS66508T, top cooled 650V GaN transistor  Stiamo cercando di comprarlo F. TartarelliMeeting con i referee, 2/Sep/201515

16 DC powering  Stiamo anche testando un converter commerciale (Vicor, 1.2 kW)  Stiamo per acquisire un ulteriore converter commerciale sempre della Vicor:  E’ disponibile a catalogo un modello di potenza maggiore  Tests:  Misure elettriche, noise  Campo magnetico (1T) al LASA  Misure di radiation damage  Grazie ad alcuni colleghi americani di M. Citterio abbiamo la disponibilita’ di circa 1 week di neutroni a Los Alamos a fine Ottobre F. TartarelliMeeting con i referee, 2/Sep/201516

17 Milestones 2015  Abbiamo acquistato un modulo della Vicor e stiamo ultimando il set-up per testarlo:  Misure elettriche  Noise  Test in campo magnetico (1 T) al LASA F. TartarelliMeeting con i referee, 2/Sep/201517 30-09-2015LAr-ATLAS: Moduli di potenza commerciali acquisiti e caratterizzati elettricamente

18 Lar R&D Fase 2  Stiamo comprando il materiale per assemblare il test set-up per il test di algoritmi di trigger (demonstrator)  Basato su un crate ATCA con backplane a 40 Gbps  Stiamo chiedendo le offerte per il materiale necessario per il test-stand:  crate (+power supply, shelf manager,…), switch  Ancora in via di sviluppo la mezzanina di trigger (basata su FPGA)  In ambito PRIN H_TEAM F. TartarelliMeeting con i referee, 2/Sep/201518

19 Milestones 2015  Ad oggi il design e’ ancora in corso di sviluppo F. TartarelliMeeting con i referee, 2/Sep/201519 31-10-2015LAr-ATLAS: Design della scheda ATCA terminato

20 Richieste 2016  LAR FASE2: DC powering; 5 keuro to prepare a test set-up (test load,...); 15 keuro beam time to perform radiation tests of components and modules  LAR FASE2: Trigger; trigger test board (PCB, FPGA, componenti) per trigger demonstrator: 15 keuro  Missioni  ricercatori attivita' LAr trigger: 0.5 mu F. TartarelliMeeting con i referee, 2/Sep/201520

21 F. TartarelliMeeting con i referee, 2/Sep/201521

22 PhaseII - TileCal Upgrade of the readout electronics of Tile calorimeter is needed because of radiation tolerance and to cope with the L0 (1MHz) and L1 rates Read-out electronics to be substituted includes: on-detector front-end boards, optical links, off-detector signal processing units and powering systems; The new processing units will support more sophisticated algorithms for signal reconstruction to suppress out-of-time pile-up. the modularity is improved so that a single-point failure will only cause a loss of ½ of light per channel in a module and not the loss of a module (ΔηxΔφ=0.8x0.1) The information from the last layer (D-layer) of the Tile calorimeter will be used to reduce the trigger rate due to fake muons (in the region 1.0<|  |<1.3); Both upgrades are needed in all three scenarios. The about 10k PMTs are not foreseen to be substituted but the PMT will be equipped with active dividers to guarantee linearity with high anodic currents A new and interesting R&D is also starting (will be mentioned in the scoping document) on the possibility to increase the TileCal segmentation by splitting the fiber bundle presently routed to the same cell. Physics case and technical feasibility are begin assessed Preventivi 2016 – 8 Luglio 2015 C.Roda Universita` e INFN Pisa 22

23 Phase-II Tilecal Since a few years there has been R&D for FE and BE components involving several TileCal Institutions (almost half), leading to multiple designs proposals for some systems (e.g. HV, front-end board). – New mechanics design has been exercised to adapt to narrower ATLAS opening configurations To go through a realistic testing of a phase II full super-drawer wedge (0.8 in  and 0.1 in  ) a hybrid demonstrator drawer was designed which will test some of the phase II options but also will work seamlessly together with the current electronics of the rest of the detector. – A phase II ROD was also prepared to serve its usual purpose but also provide full digital trigger information for studies. The Tilecal community is completing the exercise of evaluating the costs of the different options for the Atlas “scoping document” The general design of the Tile phase-II upgrade cannot be modified, the new readout is strictly necessary F. Scuri May/15/2015Atlas/Italia meeting23

24 Phase II architecture Preventivi 2016 – 8 Luglio 2015 C.Roda Universita` e INFN Pisa 24 Present architecture Future architecture 3-1 card: shaping/amplification, integration, calibration Digitizer board: digitization and processing Interface card: optical trancevier @ 100kHz 3-1 card: shaping/amplification, integration, calibration Digitizer board: digitization and processing Interface card: optical trancevier @ 100kHz FEB (new 3-1): Front-end boards, three options under study Main Board: signal/LV distribution and control Daughter Board: signal transmission FEB (new 3-1): Front-end boards, three options under study Main Board: signal/LV distribution and control Daughter Board: signal transmission Each DB/MB is split in 2 parts controlling the signals of “half” cell

25 A prototype phaseII drawer Preventivi 2016 – 8 Luglio 2015 C.Roda Universita` e INFN Pisa 25 Hybrid prototype of the phaseII drawer including the analog trigger line to allow installation in the present detector. Drawer is under test with calibration (charge-injection) signals. Hybrid prototype of the phaseII drawer including the analog trigger line to allow installation in the present detector. Drawer is under test with calibration (charge-injection) signals.

26 The three prototypes Preventivi 2016 – 8 Luglio 2015 C.Roda Universita` e INFN Pisa 26

27 27 The “base” option is 3-in-1 the ones for which we are having currently more experience. Prototypes are being tested in an integrated setup in B175 I prototipi delle altre due opzioni (QIE, Argonne e FATALIC, Clermont-F.), basate su tecnologia ASIC e che prevedono l’integrazione del FE analogico e della digitalizzazione in un unico dispositivo, saranno pronte nel primo semestre del 2016. La differenza di architettura rispetto alla opzione “3-in-one” richiede una differente architettura della motherboard, i cui prototipi saranno disponibili solo a fine 2016. The FE boards and HV system choice will also depend on performance in the realistic setup of B175 and in test beams. - The choice of FE+Main Boards and the choice of the HVPS system are un- correlated. Costo della opzione base: 8.6 MCHF (HV internal), 8.8 MCHF (HV external) The cost differences for the other available options are small  Impact is irrelevant in any scoping scenario for the Atlas experiment Tilecal phase-II upgrade options F. Scuri May/15/2015Atlas/Italia meeting

28 Contributo di Pisa Riunione preventivi – 1 Settembre 2016 C.Roda Universita` e INFN Pisa 28 Pisa ha partecipato: R&D: scelta e definizione ottica; COSTRUZIONE ha costruito ¼ del barrel, ha messo a punto la stazione di test/caratterizzazione dei PMT, ha testato PMT e fibre; OPERATION: Run Coordination/DQ leader/validator, sviluppo di monitoring. PERFORMANCE & ANALYSIS: messa a punto della calibrazione (Laser) e degli algoritmi di ricostruzione del segnale, calibrazione jets. Pisa ha partecipato: R&D: scelta e definizione ottica; COSTRUZIONE ha costruito ¼ del barrel, ha messo a punto la stazione di test/caratterizzazione dei PMT, ha testato PMT e fibre; OPERATION: Run Coordination/DQ leader/validator, sviluppo di monitoring. PERFORMANCE & ANALYSIS: messa a punto della calibrazione (Laser) e degli algoritmi di ricostruzione del segnale, calibrazione jets.

29 RD_FASE2 Financial requests for Pisa: time profile YearScheduled activity Material procurement estimated FTE Funding requests 2014 Contacts with the involved Institutions and approval from the Collaboration -0.4- 2015 Start the assembly of the local test stand; define the qualification protocols; participation to the demonstrator expert weeks; Procurement of the readout system (ROD & timing emulators (FPGAs + ancillary electronics)) + consumables 1.815 keuro 2016 Start the PMT/divider and FE options qualification; Procurement of addtional HV chs (12 chs mini-drawer, 2 trigger chs, some irradiated PMTs) + consumables 2.320 keuro 2017 Continue the qualification program by adding irradiation tests (Co-60 ?) Procurement of the source and of a remote controlled mover + consumables (*) 2.320 keuro 2018End of the long term program for PMT and FE characterization Consumables2.35 keuro F. Scuri May/15/2015Atlas/Italia meeting -Material procurement, stand preparation and test program in progress accordingly to the plan presented in September 2014 (table above) - The cost estimation for next years is unchanged for the moment. (*) o tempo macchina ad una facility di irraggiamento

30 Test stand in Pisa for PMT/Divider/FE qualification Laser driver Analog 3-in-1 board PMT Optical bench HV Supply to be agreed with the Coll. and purchased Available in Pisa LV Supply Interface Ipbus ? Daughter board Host PC PMT FPGA (development kit) sROD + laser ctl Laser head HV distr./ctl HV_Opto board LV distr./ctl To be received from the Collaboration Optical line for pulse distr. Mini-Drawer main board We are, at the moment, the only Institution having planned to test the full readout chain in the laser pulsed regime ….. F. Scuri May/15/2015Atlas/Italia meeting30 Ready and operating since last week, readout with borrowed VME units

31 F. Scuri May/15/2015Atlas/Italia meeting31 Commissioning of the Pisa test stand 19 fiber bundle and fiber patch panel PMT0 (R1635) Laser monitor 1 Laser head Collimator PMT3 (R7778) Atlas Tile PMT under test fed with a fiber from the patch panel PMT2 (R1635) Expander monitor fed with a fiber from the patch panel We will be able to fed (through the patch panel) up to 16 PMTs located in an external PMT box PMT1 (R1635) Laser monitor 2 Beam expander and mixer

32 R&D Pisa - Stato Preventivi 2016 – 8 Luglio 2015 C.Roda Universita` e INFN Pisa 32 Programma di Pisa – discusso lo scorso anno: Studio a lungo termine (stabilita` e linearita`) dei PMT nelle condizioni di lavoro della fase2; risposta in funzione della carica integrata e delle condizioni di irraggiamento; test su PMT non irradiati e su PMT irradiati durante il RUN1 e smontati dal rivelatore Qualificazione partitori attivi; Qualificazione dei sistemi 3 (UChicago, CFerrand, Argonne) sistemi di readout FE: (particolarmente importante è lo studio delle caratteristiche di shaping dell'impulso) Stato del programma: Performances linea ottica misurate a Pisa nel periodo di commissiong completato a Luglio; Misure consistenti a quelle ottenute al CERN. Programma futuro: Tests with different repetition rates of the laser pulsing to mimic average anode currents: - @ 2 KHz rep. rate (0.4 μA max. average anode current) – std conditions - Varying repetition rates : 2 -200 KHz (0.4 - 40 μA average current)  linearity response of passive and active dividers; - @ 0.1-1 MHz rep. rate  in 3-4 months integrate LHC-II current; Concern: laser lifetime and study of FE shaping  request for material Programma di Pisa – discusso lo scorso anno: Studio a lungo termine (stabilita` e linearita`) dei PMT nelle condizioni di lavoro della fase2; risposta in funzione della carica integrata e delle condizioni di irraggiamento; test su PMT non irradiati e su PMT irradiati durante il RUN1 e smontati dal rivelatore Qualificazione partitori attivi; Qualificazione dei sistemi 3 (UChicago, CFerrand, Argonne) sistemi di readout FE: (particolarmente importante è lo studio delle caratteristiche di shaping dell'impulso) Stato del programma: Performances linea ottica misurate a Pisa nel periodo di commissiong completato a Luglio; Misure consistenti a quelle ottenute al CERN. Programma futuro: Tests with different repetition rates of the laser pulsing to mimic average anode currents: - @ 2 KHz rep. rate (0.4 μA max. average anode current) – std conditions - Varying repetition rates : 2 -200 KHz (0.4 - 40 μA average current)  linearity response of passive and active dividers; - @ 0.1-1 MHz rep. rate  in 3-4 months integrate LHC-II current; Concern: laser lifetime and study of FE shaping  request for material

33 Richieste 2016: – TileCal - Generatore di forme d'onda (rise-time ~1ns / duty-cycle 10%-100%) : 10 keuro – TileCal - Alimentatori bassa tensione 4 canali (30V, few A): 5 keuro Missioni 2016: – Partecipazione al test beam : 2 KEuro – Partecipazione alle “expert week”: 1 KEuro Manpower: 1.8 FTE F. Scuri May/15/2015Atlas/Italia meeting33 NomeRD-Tile V.Cavasinni0.4 S.Leone0.5 C.Roda0.2 F.Scuri0.7 Tot1.8

34 Milestones 2015: – 30-09-2015 Tile-ATLAS: preparazione apparato sperimentale a Pisa => 100% il set-up e’ pronto e gia’ in funzione – 31-12-2015 Tile-ATLAS: definizione del protocollo di test delle schede di FE => al 2016 (solo una delle tre opzioni e’ pronta in prototipo) 2016: – 30.6.2016 completamento del test di una ventina di PMT, alcuni dei quali con i nuovi partitori attivi – 30.9.2016 definizione protocollo di confronto delle schede di FE F. Scuri May/15/2015Atlas/Italia meeting34

35 F. TartarelliMeeting con i referee, 2/Sep/201535

36 Lar electronics upgrade  New Front-End Boards  ASIC development of pre-amplifier, shaping, digitisation and serializer  Devices may be integrated into a single chip if same technology is chosen → reduced power consumption, simplified cooling system (air sufficient?)  Optical link development in collaboration with CERN-wide lpGBT and VL+ projects  projected usable bandwidth of 8.96 Gb/s per fiber  Work on serializer and VCSEL driver in 65 nm technology and on coupling of VCSEL arrays to fiber ribbons  Improved calibration system with single ASIC for pulser, DAC and digital logic F. TartarelliMeeting con i referee, 2/Sep/201536

37 32 New electronics: 4 independent modules (mini-drawers) New HV distribution Modular ‘’opto-boards’’ on each mini-drawer LV: - New voltage dividers - New Front-End Boards – 3 versions - Main Boards – adapted to each FEB type - Daughter Boards – FPGA rad. Tolerance - New links - New redundant LVPS (200V->10V->,5,-5,3.3,1.2,1 V) HV : - New HVPS – 2 versions PMT base active dividers New RODS – trigger pre-processors Tentative Schedule Tilecal phase-II upgrade / Design reminder F. Scuri May/15/2015Atlas/Italia meeting37