21/09/2016AUTORE: LUCA ORRU'1 Circuiti digitali. 21/09/2016AUTORE: LUCA ORRU'2 Introduzione Nei calcolatori elettronici l’informazione viene elaborata.

Presentazione sul tema: "21/09/2016AUTORE: LUCA ORRU'1 Circuiti digitali. 21/09/2016AUTORE: LUCA ORRU'2 Introduzione Nei calcolatori elettronici l’informazione viene elaborata."— Transcript della presentazione:

1 21/09/2016AUTORE: LUCA ORRU'1 Circuiti digitali

2 21/09/2016AUTORE: LUCA ORRU'2 Introduzione Nei calcolatori elettronici l’informazione viene elaborata sotto forma digitale. I segnali elettrici che rappresentano l’informazione possono assumere due soli valori nominali. Ogni informazione viene rappresentata dal punto di vista logico come una sequenza di 0 e di 1. Dal punto di vista fisico, al valore logico 0 è associato un basso valore di tensione elettrica, tipicamente 0 Volt e al valore logico 1 è associato un valore alto di tensione, tipicamente 5 Volt.

3 21/09/2016AUTORE: LUCA ORRU'3 Circuiti digitali I circuiti che elaborano l’informazione sotto forma digitale prendono il nome di circuiti logici o circuiti digitali I circuiti digitali operano esclusivamente con segnali binari, vale a dire con segnali che possono assumere due soli livelli o valori Questi valori possono essere rappresentati con una coppia di simboli: H (High), L (Low) 0 e 1

4 21/09/2016AUTORE: LUCA ORRU'4 Circuiti digitali Fisicamente i circuiti digitali sono realizzati con componenti elettronici che possono assumere due soli stati: Diodo conducente o non conducente Transistor saturo o interdetto

5 21/09/2016AUTORE: LUCA ORRU'5 Circuiti combinatori Esistono due categorie di circuiti digitali: Circuiti combinatori e circuiti sequenziali Circuiti combinatori: Nei circuiti combinatori lo stato delle uscite dipende solo dal valore degli ingressi. Se la stessa configurazione viene impostata agli ingressi in istanti di tempo diversi, il circuito combinatorio restituisce in uscita la stessa configurazione Il circuito combinatorio non ha memoria

6 21/09/2016AUTORE: LUCA ORRU'6 Algebra di Boole Per descrivere il funzionamento di un circuito digitale combinatorio, uno strumento fondamentale è l’algebra di Boole, cosi chiamata in quanto ideata da un matematico britannico George Boole L’algebra di Boole è un insieme di definizioni, di proprietà, di teoremi che si riferiscono a grandezze che possono assumere due soli valori (stati logici) distinti e mutuamente esclusivi: H (High), L (Low) V (vero), F (Falso) 0, 1

7 21/09/2016AUTORE: LUCA ORRU'7 Algebra di Boole Nell’algebra di Boole sono definite le seguenti operazioni fondamentali: Prodotto logico AND Somma logica OR Negazione o complementazione (NOT) Da queste operazioni derivano poi le operazioni: NAND NOR EX-OR EX-NOR

8 21/09/2016AUTORE: LUCA ORRU'8 Porte logiche A ciascuna di queste operazioni corrisponde un circuito elettronico: la porta logica Le porte logiche realizzano le operazioni booleane OR, AND, NOT, NAND, NOR, EX-OR, EX-NOR Le porte logiche costituiscono la base di tutti i circuiti digitali e la loro combinazione da luogo a circuiti combinatori e sequenziali

9 21/09/2016AUTORE: LUCA ORRU'9 Porte logiche Le porte logiche hanno in generale N ingressi e una sola uscita. I segnali presenti in ingresso ed in uscita ad una porta logica possono assumere solo il valore 0 oppure il valore 1. I valori 0 e 1 identificano rispettivamente l’assenza di tensione o la presenza di tensione sulla linea d’ingresso o d’uscita.

10 21/09/2016AUTORE: LUCA ORRU'10 Porta logica AND La porta logica AND è un circuito elettronico in grado di realizzare l’operazione di prodotto logico (AND) dei segnali elettrici posti agli ingressi Simbolo grafico per una AND con 2 ingressi A B Y ingressi uscita

11 21/09/2016AUTORE: LUCA ORRU'11 Porta logica AND La porta logica AND restituisce 1 se e solo se entrambi gli ingressi sono a livello logico alto ovvero A=1 e B=1 Si può descrivere il funzionamento con una tabella, chiamata tabella della verità, nella quale compaiono gli ingressi A e B e l’uscita Y ABY 000 010 100 111

12 21/09/2016AUTORE: LUCA ORRU'12 Significato fisico della porta AND Consideriamo il seguente circuito elettrico costituito da due interruttori in serie tra loro, da un generatore e da una lampada. Indichiamo con le variabili logiche indipendenti A e B i due interruttori e con Y la variabile dipendente ovvero la lampada + A B LAMPADA Y I 0 11 0 A=0 interruttore aperto A=1 interruttore chiuso Y=0 lampada spenta Y=1 lampada accesa

13 21/09/2016AUTORE: LUCA ORRU'13 Significato fisico della porta AND La lampada si accende (Y=1) se e solo se entrambi gli interruttori sono chiusi ovvero A=1 e B=1 In tutti gli altri casi la lampada è spenta in quanto essendoci almeno un interruttore aperto non può arrivare corrente alla lampada

14 21/09/2016AUTORE: LUCA ORRU'14 Porta logica OR La porta logica OR è un circuito elettronico in grado di realizzare l’operazione di somma logica (OR) dei segnali elettrici posti agli ingressi Simbolo grafico per una OR con 2 ingressi A B Y ingressi uscita

15 21/09/2016AUTORE: LUCA ORRU'15 Porta logica OR La porta logica OR restituisce 0 se e solo se entrambi gli ingressi sono a livello logico basso ovvero A=0 e B=0 Si può descrivere il funzionamento con la seguente tabella della verità ABY 000 011 101 111

16 21/09/2016AUTORE: LUCA ORRU'16 Significato fisico della porta OR Consideriamo il seguente circuito elettrico costituito da due interruttori in parallelo tra loro, da un generatore e da una lampada. Indichiamo con le variabili logiche indipendenti A e B i due interruttori e con Y la variabile dipendente ovvero la lampada + A B LAMPADA Y I 0 1 1 0 A=0 interruttore aperto A=1 interruttore chiuso Y=0 lampada spenta Y=1 lampada accesa

17 21/09/2016AUTORE: LUCA ORRU'17 Significato fisico della porta OR La lampada resta spenta (Y=0) se e solo se entrambi gli interruttori sono aperti ovvero A=0 e B=0 In tutti gli altri casi, la lampada è accesa, in quanto, essendoci almeno un interruttore chiuso, arriva corrente alla lampada.

18 21/09/2016AUTORE: LUCA ORRU'18 Porta logica NOT La porta logica NOT è un circuito elettronico in grado di realizzare l’operazione di negazione logica (NOT) del segnale elettrico posto all’unico ingresso Simbolo grafico per una NOT AY ingresso uscita

19 21/09/2016AUTORE: LUCA ORRU'19 Porta logica NOT La porta logica NOT restituisce 0 se l’ingresso è a livello logico alto (A=1) e restituisce 1 se l’ingresso è a livello logico basso (A=0) La porta NOT nega quindi il valore presente all’ingresso Si può descrivere il funzionamento con la seguente tabella della verità AY 01 10

20 21/09/2016AUTORE: LUCA ORRU'20 Significato fisico della porta NOT Consideriamo il seguente circuito elettrico costituito da un interruttore, da un generatore e da una lampada in parallelo Indichiamo con la variabili logica indipendente A l’interruttore e con Y la variabile dipendente ovvero la lampada + A LAMPADA Y I 1 0 A=0 interruttore aperto A=1 interruttore chiuso Y=0 lampada spenta Y=1 lampada accesa R

21 21/09/2016AUTORE: LUCA ORRU'21 Significato fisico della porta NOT Se l’interruttore è aperto (A=0) la lampada riceve corrente dal generatore e si accende (Y=1) Se l’interruttore è chiuso (A=1) allora la lampada è cortocircuitata e quindi non riceve corrente e resta spenta (Y=0)

22 21/09/2016AUTORE: LUCA ORRU'22 Porta logica NAND La porta logica NAND è un circuito elettronico in grado di realizzare l’operazione di negazione del prodotto logico AND Si può pensare la NAND come la cascata di una AND e di una NOT Simbolo grafico per una NAND con 2 ingressi A B Y ingressi uscita Y B A

23 21/09/2016AUTORE: LUCA ORRU'23 Porta logica NAND La porta logica NAND restituisce 0 se e solo se entrambi gli ingressi sono a livello logico alto ovvero A=1 e B=1 Si può descrivere il funzionamento con la seguente tabella della verità ABY 001 011 101 110

24 21/09/2016AUTORE: LUCA ORRU'24 Significato fisico della porta NAND Consideriamo il seguente circuito elettrico costituito da due interruttori in serie tra loro, da un generatore e da una lampada. Indichiamo con le variabili logiche indipendenti A e B i due interruttori e con Y la variabile dipendente ovvero la lampada + A B LAMPADA Y I 01 1 0 A=0 interruttore aperto A=1 interruttore chiuso Y=0 lampada spenta Y=1 lampada accesa R

25 21/09/2016AUTORE: LUCA ORRU'25 Significato fisico della porta NAND La lampada si accende (Y=1) se e solo se almeno un interruttore è aperto. In tal caso la lampada riceve corrente dal generatore Se i due interruttori sono chiusi (A=1 e B=1) allora la lampada è in cortocircuito e resta spenta (Y=0)

26 21/09/2016AUTORE: LUCA ORRU'26 Porta logica NOR La porta logica NOR è un circuito elettronico in grado di realizzare l’operazione di negazione della somma logica OR Si può pensare la NOR come la cascata di una OR e di una NOT Simbolo grafico per una NOR con 2 ingressi A B Y ingressi uscita Y B A

27 21/09/2016AUTORE: LUCA ORRU'27 Porta logica NOR La porta logica NOR restituisce 1 se e solo se entrambi gli ingressi sono a livello logico basso ovvero A=0 e B=0 Si può descrivere il funzionamento con la seguente tabella della verità ABY 001 010 100 110

28 21/09/2016AUTORE: LUCA ORRU'28 Significato fisico della porta NOR Consideriamo il seguente circuito elettrico costituito da due interruttori in parallelo tra loro, da un generatore e da una lampada. Indichiamo con le variabili logiche indipendenti A e B i due interruttori e con Y la variabile dipendente ovvero la lampada + AB LAMPADA Y I 0 1 1 0 A=0 interruttore aperto A=1 interruttore chiuso Y=0 lampada spenta Y=1 lampada accesa R

29 21/09/2016AUTORE: LUCA ORRU'29 Significato fisico della porta NOR La lampada si accende (Y=1) se e solo se entrambi gli interruttori sono aperti (A=0 e B=0). In tal caso la lampada riceve corrente dal generatore. Se invece A=1 e B=0, oppure A=0 e B=1, oppure A=1 e B=1, almeno un interruttore è chiuso e la lampada è in cortocircuito (la ddp ai suoi capi è nulla) e quindi è spenta

30 21/09/2016AUTORE: LUCA ORRU'30 Porta logica EX-OR La porta logica EX-OR è un circuito elettronico che restituisce in uscita il valore logico 1 se il numero d’ingressi a livello 1 è dispari. La porta EX-OR a due ingressi restituisce 1 se e soltanto se un solo ingresso è a livello 1 Simbolo grafico per una EX-OR con 2 ingressi A B Y ingressi uscita

31 21/09/2016AUTORE: LUCA ORRU'31 Porta logica EX-OR Si può descrivere il funzionamento di una porta EX-OR a due ingressi con la seguente tabella della verità ABY 000 011 101 110

32 21/09/2016AUTORE: LUCA ORRU'32 Significato fisico della porta EX-OR Consideriamo il seguente circuito elettrico costituito da due interruttori, da un generatore e da una lampada. Indichiamo con le variabili logiche indipendenti A e B i due interruttori e con Y la variabile dipendente ovvero la lampada + AB LAMPADA Y I 0 11 0 A=0 interruttore aperto A=1 interruttore chiuso Y=0 lampada spenta Y=1 lampada accesa

33 21/09/2016AUTORE: LUCA ORRU'33 Significato fisico della porta EX-OR Se gli interruttori sono entrambi nella posizione 0 (A=0 e B=0) oppure entrambi nella posizione 1 (A=1 e B=1), allora non c’è continuità elettrica La lampada non riceve corrente ed è spenta. Se invece A=1 e B=0, oppure A=0 e B=1, nel circuito scorre corrente e la lampada si accende

34 21/09/2016AUTORE: LUCA ORRU'34 Porta logica EX-NOR La porta logica EX-NOR è un circuito elettronico che esegue la negazione dei valori logici in uscita da una porta EX-OR. La porta EX-NOR restituisce in uscita il valore logico 1 se il numero d’ingressi a livello 1 è pari. La porta EX-OR a due ingressi restituisce 1 se e soltanto se entrambi gli ingressi sono a 1 oppure a 0 Simbolo grafico per una EX-NOR con 2 ingressi A B Y ingressi uscita Y B A

35 21/09/2016AUTORE: LUCA ORRU'35 Porta logica EX-NOR Si può descrivere il funzionamento di una porta EX-NOR a due ingressi con la seguente tabella della verità ABY 001 010 100 111

36 21/09/2016AUTORE: LUCA ORRU'36 Significato fisico della porta EX-NOR Consideriamo il seguente circuito elettrico costituito da due interruttori, da un generatore e da una lampada. Indichiamo con le variabili logiche indipendenti A e B i due interruttori e con Y la variabile dipendente ovvero la lampada + AB LAMPADA Y I 0 11 0 A=0 interruttore aperto A=1 interruttore chiuso Y=0 lampada spenta Y=1 lampada accesa

37 21/09/2016AUTORE: LUCA ORRU'37 Significato fisico della porta EX-NOR Se gli interruttori sono entrambi nella posizione 0 (A=0 e B=0) oppure entrambi nella posizione 1 (A=1 e B=1), allora c’è continuità elettrica e la lampada si accende Se invece A=1 e B=0, oppure A=0 e B=1, nel circuito non scorre corrente e la lampada è spenta

38 21/09/2016AUTORE: LUCA ORRU'38 Circuiti combinatori Decoder Encoder Multiplexer Demultiplexer

39 21/09/2016AUTORE: LUCA ORRU'39 Decoder Circuito combinatorio costituito da N ingressi e da 2 N uscite Si trova in forma di circuito integrato Delle 2 N uscite, solo una uscita viene attivata ovvero viene posta a livello logico alto, in corrispondenza di una determinata combinazione degli ingressi In particolare, viene attivata l’uscita corrispondente al codice presente in ingresso

40 21/09/2016AUTORE: LUCA ORRU'40 Esempio: Decoder 2-4 Decoder 2-4 ingressi uscite Z0Z1Z2Z3 X0X1 enable Ingresso di abilitazione L’ingresso di enable permette di attivare una linea d’uscita solo se posto a livello logico alto. Se l’enable è basso nessuna linea d’uscita viene attivata (ipotesi di enable attivo alto) Decoder 2-4

41 21/09/2016AUTORE: LUCA ORRU'41 Tabella della verità del decoder 2-4 ENX0X1Z0Z1Z2Z3 1001000 1010100 1100010 1110001 0xx0000 X= condizione d’indifferenza Si noti che in corrispondenza del valore 0 in ingresso (X0X1=00) si attiva l’uscita di indice 0 ovvero Z0

42 21/09/2016AUTORE: LUCA ORRU'42 Decoder: utilizzo Un decoder può essere usato per la selezione di celle di memoria Esempio: per poter selezionare 1024 celle di memoria, in modo da effettuare operazioni di lettura o scrittura, è necessario un decoder da 10 a 1024

43 21/09/2016AUTORE: LUCA ORRU'43 Decoder: operazione di espansione E’ possibile realizzare decoder con un certo numero di ingressi e di uscite attraverso la connessione di più decoder con un numero d’ingressi inferiore Esempio: è possibile realizzare un decoder 3-8 usando due decoder 2-4 nel seguente modo

44 21/09/2016AUTORE: LUCA ORRU'44 Espansione di un decoder 3-8 Decoder 2-4 Z0Z1Z6Z2Z4Z3Z5Z7 X0 X1 X2 EN Se X0=0 il decoder 1 è abilitato e il decoder 2 è disabilitato. Se X0=1 il decoder 1 è disabilitato e il decoder 2 è abilitato X0 pilota l’enable, L’uscita che viene attivata in uno dei due decoder dipenderà dalla combinazione degli altri due ingressi ovvero da X1 e X2 x0x1x2z 000z0 001z1 010z2 011z3 100z4 101z5 110z6 111z7

45 21/09/2016AUTORE: LUCA ORRU'45 Decoder come generatore di funzioni logiche Un decoder permette di realizzare una qualsiasi funzione combinatoria In particolare un decoder è adatto alla sintesi di funzioni logiche espresse in prima forma canonica Per sintesi s’intende il passaggio dalla funzione logica al circuito logico Dalla tabella della verità di un decoder 2x4 si nota che le 4 uscite non sono altro che tutti i possibili mintermini di una funzione a due variabili

46 21/09/2016AUTORE: LUCA ORRU'46 Decoder come generatore di funzioni logiche Quindi un decoder 2x4 realizza tutti i mintermini di una funzione a due variabili Analogamente un decoder 3x8 realizza tutti i possibili mintermini di una funzione a tre variabili X0X1Y0Y1Y2Y3 001000 010100 100010 110001

47 21/09/2016AUTORE: LUCA ORRU'47 Esercizio Si realizzino le seguenti due funzioni logiche usando un decoder opportuno Qualunque circuito combinatorio con n ingressi ed m uscite può essere realizzato con un decoder con n ingressi e con m porte OR Nel caso dell’esercizio proposto il circuito da realizzare ha due uscite e due ingressi X0 e X1 Serve un decoder 2x4 e due porte OR

48 21/09/2016AUTORE: LUCA ORRU'48 Circuito Decoder 2x4 X0 X1 F0F1

49 21/09/2016AUTORE: LUCA ORRU'49 Esercizio Realizzare un sommatore binario di tipo Full Adder mediante decoder e porte OR Suggerimento: scrivere la tabella di verità di un Full Adder

50 21/09/2016AUTORE: LUCA ORRU'50 Decoder/driver per display 7 segmenti Il decoder/driver è un particolare decodificatore che accetta in ingresso un codice BCD e fornisce in uscita i livelli logici per pilotare un display a 7 segmenti Di seguito è riportato lo schema di collegamento tra il decoder e il display a 7 segmenti

51 21/09/2016AUTORE: LUCA ORRU'51 Decoder/driver a 7 segmenti Decoder /driver A C B D EN a b e d c f g Circuiti integrati a b c d e f g

52 21/09/2016AUTORE: LUCA ORRU'52 Encoder Un codificatore (encoder) è un circuito combinatorio che rappresenta il duale del decoder. Ha 2 N ingressi e N uscite Solo uno dei 2 N ingressi è attivo per volta. In uscita viene rappresentato il codice corrispondente all’indice della linea d’ingresso attiva

53 21/09/2016AUTORE: LUCA ORRU'53 Esempio: Encoder 4-2 Encoder 4-2 Z0Z1 X1X2X3X0 ENX3X2X1X0Z1Z0 1000100 1001001 1010010 1100011 1000000 0XXXX00 Quando X0 è attiva, in uscita viene rappresentato il codice 0 Quando X1 è attiva, in uscita vi è il codice 1 e cosi via enable Z1=X2+X3 Z0=X1+X3

54 21/09/2016AUTORE: LUCA ORRU'54 Encoder 4-2 La parte in rosso, presente nella tabella della verità, identifica due condizioni particolari del funzionamento dell’encoder Quando EN=0, qualunque sia la combinazione degli ingressi in uscita vi è il codice 00 che è lo stesso che si ottiene quando X0=1 e tutti gli altri ingressi sono a 0 Analogamente quando EN =1 ma nessuna linea d’ingresso è attiva si ha ancora 00 in uscita.

55 21/09/2016AUTORE: LUCA ORRU'55 Encoder 4-2 Queste due situazioni vengono gestite attraverso l’uso di un segnale d’uscita chiamato GS (Group Signal) che si attiva solo se l’enable è attivo e almeno una linea d’ingresso è attiva Il segnale GS attivo (GS=1) indica che il codice d’uscita è valido, altrimenti se GS=0 il codice presente sulle linee d’uscita non ha significato

56 21/09/2016AUTORE: LUCA ORRU'56 Encoder 4x2 Un’altra situazione da gestire è quella relativa all’attivazione di più ingressi contemporaneamente Nel caso del 4x2 se per esempio X1X2=11 il codice d’uscita diventa Z0Z1=11 Ma il codice di uscita Z0Z1=11 dovrebbe corrispondere al segnale X3=1, ma ciò non è vero Per risolvere il problema si usano degli encoder con priorità

57 21/09/2016AUTORE: LUCA ORRU'57 Encoder con priorità L’encoder con priorità permette di gestire la situazione in cui più ingressi dell’encoder sono attivi contemporaneamente Nel caso in cui più ingressi sono attivi contemporaneamente, in uscita vi è il codice corrispondente all’ingresso dell’encoder che ha priorità maggiore

58 21/09/2016AUTORE: LUCA ORRU'58 Tabella della verità di un encoder 4-2 con priorità ENX3X2X1X0Z0Z1GS 10001001 1001X011 101XX101 11XXX111 10000XX0 0XXXXXX0 Z0Z1=XX: CODICE NON VALIDO La X negli ingressi identifica una condizione d’indifferenza Ordine di priorità: X3, X2,X1,X0 con X3 a priorità maggiore

59 21/09/2016AUTORE: LUCA ORRU'59 Multiplexer Un Multiplexer o selettore dati è un circuito combinatorio che svolge la funzione di inviare sull’unica linea d’uscita il dato presente su un ingresso selezionato tra i diversi ingressi disponibili Possiede una sola linea d’uscita, n ingressi di dato e p ingressi di selezione Il numero p di selettori è legato al numero n degli ingressi di dato dalla relazione n=2 p I selettori hanno il compito di selezionare quale tra gli ingressi di dato debba essere inviato sull’unica uscita presente

60 21/09/2016AUTORE: LUCA ORRU'60 Esempio di Multiplexer 2 x1 MUX 2x1 Uscita Y S D0 D1 D0 e D1: ingressi di dato S: selettore SY 0D0 1D1 Tabella della verità

61 21/09/2016AUTORE: LUCA ORRU'61 Multiplexer 4x1 MUX 4x1 Y=uscita D0 D1 D2 D3 S1S0 Tabella della verità S0S1Y 00D0 01D1 10D2 11D3

62 21/09/2016AUTORE: LUCA ORRU'62 Multiplexer Una delle applicazioni più interessanti del MUX consiste nel suo utilizzo per la generazione di funzioni logiche combinatorie espresse in prima forma canonica (somme logiche di prodotti logici) in sostituzione dell’implementazione con porte logiche

63 21/09/2016AUTORE: LUCA ORRU'63 MUX come generatore di funzioni logiche Tramite un MUX è possibile realizzare qualunque funzione logica di n variabili Per fare ciò occorre usare le variabili della funzione come selettori e imporre agli ingressi di dato i valori logici che la funzione da realizzare deve assumere In pratica, dobbiamo collegare ciascun ingresso dati a massa o all’alimentazione a seconda che la funzione debba assumere il valore 0 o il valore 1

64 21/09/2016AUTORE: LUCA ORRU'64 Esempio Realizzare la funzione logica, espressa tramite la seguente tabella della verità, usando un Multiplexer di dimensioni opportune ABCY 0000 0010 0101 0110 1001 1010 1101 1111

65 21/09/2016AUTORE: LUCA ORRU'65 Soluzione MUX 8x1 Occorre un MUX 8x1, in quanto la funzione da realizzare è di 3 variabili e quindi serve un MUX con 3 selettori, vale a dire un MUX con 8 ingressi di dato D0 D1 D2 D3 D4 D5 D6 D7 Y A BC selettori Massa : livello logico 0 +Vcc Vcc : livello logico 1

66 21/09/2016AUTORE: LUCA ORRU'66 Espansione tramite MUX E’ possibile realizzare MUX di una certa dimensione usando più MUX con un numero inferiore d’ingressi Esercizio Realizzare un MUX 32x1 tramite MUX 16x1 e 2x1 Suggerimento: scrivere la tabella della verità del MUX 32x1

67 21/09/2016AUTORE: LUCA ORRU'67 Demultiplexer Il Demultiplexer è un circuito combinatorio duale del multiplexer Possiede una sola linea d’ingresso e n linee d’uscita La sua funzione è quella di inviare il dato presente sulla linea d’ingresso su una delle linee d’uscita tra quelle disponibili Per questo scopo il dispositivo è dotato di un certo numero di ingressi di selezione In base al valore dei selettori viene selezionata la linea d’uscita attraverso il quale inviare il dato

68 21/09/2016AUTORE: LUCA ORRU'68 Demultiplexer Se p è il numero di ingressi di selezione allora il Demux possiede 2 n uscite di dato Il più semplice Demux è il demux 1x2 Demux 1x2 s D Z0 Z1 Uscite di dato selettore dato SZ0Z1 0D0 10D Tabella della verità

69 21/09/2016AUTORE: LUCA ORRU'69 Demultiplexer 1x4 Un Demux 1x4 ha due selettori S0 e S1 e 4 linee d’uscita Demux 1x4 D Z0 Z1 Z2 Z3 S0S1 S0S1Z0Z1Z2Z3 00D000 010D00 1000D0 11000D Tabella della verità

70 21/09/2016AUTORE: LUCA ORRU'70 Decoder/Demultiplexer Dalla tabella della verità si può notare come il funzionamento del demultiplexer sia simile a quello di un decoder. Per questo motivo talvolta si parla di decoder/demultiplexer

71 21/09/2016AUTORE: LUCA ORRU'71 Decoder/Demultiplexer Per far funzionare un decoder come demultiplexer occorre usare gli ingressi di dato del decoder come selettori del demux e l’ingresso di enable come ingresso di dato del demux Decoder/ Demux EN=D S0=AS1=B Z0 Z1 Z2 Z3

72 21/09/2016AUTORE: LUCA ORRU'72 Esercizio Si realizzi il circuito logico rappresentativo del demux 1x4 Soluzione: ricaviamo le funzioni d’uscita La realizzazione del circuito logico è lasciata come esercizio

73 21/09/2016AUTORE: LUCA ORRU'73 Circuiti sequenziali I FLIP FLOP

74 21/09/2016AUTORE: LUCA ORRU'74 Introduzione Circuiti sequenziali: In un circuito sequenziale lo stato delle uscite dipende, oltre che dalla configurazione degli ingressi, anche dall’istante in cui tale configurazione viene impostata Si potrebbe anche dire che nei circuiti sequenziali le uscite dipendono dal valore dato agli ingressi e dalla storia precedente del circuito. Sono circuiti con memoria perché sono in grado di memorizzare ciò che è avvenuto precedentemente

75 21/09/2016AUTORE: LUCA ORRU'75 I Flip Flop (FF) Ogni circuito sequenziale dispone di elementi per ricordare il passato I più semplici elementi di memoria sono i Flip Flop (FF), che sono in grado d’immagazzinare 1 bit d’informazione per un tempo indefinito Un Flip Flop è caratterizzato da due uscite e da un numero d’ingressi che può variare a seconda del tipo di Flip Flop La configurazione circuitale di un FF si basa su un certo numero di porte logiche. Le porte, dalla quale vengono prelevate le 2 uscite, hanno la seguente caratteristica: l’uscita di una porta è collegata con l’ingresso dell’altra porta

76 21/09/2016AUTORE: LUCA ORRU'76 Flip Flop Il livello logico presente sull’uscita Q definisce lo stato del FF Il Flip Flop rimane nello stato in cui si trova fino a quando un segnale in ingresso provoca la commutazione di Q nello stato complementare Sono talvolta detti multivibratori bistabili in quanto possiedono due stati stabili (Q e Q)che permangono indefinitamente nel tempo se non intervengono cause esterne a modificarli (modifica degli ingressi)

77 21/09/2016AUTORE: LUCA ORRU'77 Utilizzo dei Flip Flop Registri Contatori Celle di memoria di RAM statica Una cella di RAM statica è un Flip Flop che è realizzato dal punto di vista elettronico tramite 4/6 transistor

78 21/09/2016AUTORE: LUCA ORRU'78 Classificazione dei Flip Flop FLIP FLOP FLIP FLOP sincroni FLIP FLOP asincroni LATCH SR a porte NOR LATCH SR a porte NAND FLIP FLOP sincroni comandati su due fronti di clock FLIP FLOP sincroni comandati su un fronte di clock FLIP FLOP JK master slave FLIP FLOP JK FLIP FLOP D FLIP FLOP T Sincroni: con clock Asincroni: senza clock

79 21/09/2016AUTORE: LUCA ORRU'79 Flip Flop SR (set-reset) asincrono a porte NOR S R Q Q B S R Q Q Struttura interna di un FF SR a porte NOR A Simbolo logico

80 21/09/2016AUTORE: LUCA ORRU'80 LATCH SR a porte NOR I due ingressi S e R prendono il nome di Set e Reset L’ingresso S ha il compito di “settare” il Flip Flop ossia di porre l’uscita Q=1 L’ingresso R ha il compito di “resettare” il Flip Flop ossia di imporre l’uscita Q=0

81 21/09/2016AUTORE: LUCA ORRU'81 LATCH SR a porte NOR Indichiamo con Qp e Qp lo stato delle uscite nell’istante immediatamente precedente all’applicazione degli ingressi Indichiamo con Qa e Qa i valori che assumono le uscite in corrispondenza della configurazione data in ingresso La seguente tabella degli stati riassume tutti i possibili stati degli ingressi e delle uscite

82 21/09/2016AUTORE: LUCA ORRU'82 LATCH SR a porte NOR SRQp Qa 001010memoria 000101 011001reset 010101 101010set 100110 1110--Non ammessi 1101--

83 21/09/2016AUTORE: LUCA ORRU'83 Tabella degli stati del Latch SR a porte NOR Tabella degli stati semplificata che descrive il funzionamento del FF SR a porte NOR SRQa Stato 00Qp memoria 0101reset 1010set 1100 Non valida La configurazione S=1 e R=1 non è ammessa in quanto si vuole che il dispositivo funzioni in modo tale che se Q=0 allora l’uscita Q=1 e viceversa. Stato incompatibile Se S=1 e R=1 le uscite Q sono entrambe nulle indipendentemente dallo stato precedente

84 21/09/2016AUTORE: LUCA ORRU'84 LATCH SR a porte NOR Il comportamento del Latch SR è il seguente All’accensione del circuito lo stato del latch è sconosciuto In condizioni di funzionamento normale se S=0 e R=0 allora viene riportato in uscita lo stato precedente (stato di memoria) Se da S=0 R=0 si passa alla configurazione S=1 R=0 allora il circuito commuta nello stato di SET (Q=1) Se da S=0 R=0 si passa alla configurazione d’ingresso S=0 R=1 allora il circuito commuta nello stato di RESET (Q=0)

85 21/09/2016AUTORE: LUCA ORRU'85 LATCH SR a porte NOR Se gli ingressi dovessero portarsi contemporaneamente a 1 (SR=11), allora il circuito entrerebbe in una condizione di funzionamento anomalo, in cui entrambe le uscite Q e Q negato sono 0, contro l’ipotesi di funzionamento normale in cui le uscite sono una il complemento dell’altra In questa situazione il latch si porta in uno stato indefinito, in quanto se gli ingressi tornassero a 0 contemporaneamente allora le uscite iniziano ad oscillare tra 00 e 11 Soluzione: evitare in fase di progetto che gli ingressi S R del latch assumano contemporaneamente il valore 1

86 21/09/2016AUTORE: LUCA ORRU'86 Diagramma temporale del Latch SR a porte NOR In questo esempio si assume nullo il tempo necessario per la commutazione delle uscite. S R Q Q tempo

87 21/09/2016AUTORE: LUCA ORRU'87 Latch SR a porte NAND A B S R Struttura interna del Latch SR a porte NAND Q Q FFSR a porte NAND Simbolo logico Q Q S R Gli ingressi S e R sono negati perché sono attivi a livello basso

88 21/09/2016AUTORE: LUCA ORRU'88 Tabella degli stati del Latch SR a porte NAND Il funzionamento può essere descritto tramite la seguente tabella degli stati SRQp Qa 111010memoria 110101 011010set 010110 101001reset 100101 0010--Non ammessi 0001-- La configurazione 00 in ingresso produce in uscita la configurazione 11, indipendentemente dallo stato precedente. Quindi configurazione non ammessa perchè Qa= Qa negato

89 21/09/2016AUTORE: LUCA ORRU'89 Diagramma temporale del Latch SR a porte NAND In questo esempio si assume nullo il tempo necessario per la commutazione delle uscite. S R Q Q tempo

90 21/09/2016AUTORE: LUCA ORRU'90 Flip Flop JK con clock Ha un comportamento simile al Flip Flop SR, con la differenza che ammette la configurazione 11 in ingresso. Il FF JK, quando J=1 e K=1, assume in uscita uno stato logico complementare rispetto allo stato precedente Se precedentemente vi era 01 ora ci sarà 10 e viceversa La tabella degli stati della slide successiva riassume il funzionamento di un FF JK con clock. Il clock agisce come segnale di sincronismo. La commutazione dello stato del FF avviene in corrispondenza della transizione del clock da un livello all’altro (per esempio durante il fronte di salita del clock ovvero transizione del clock dal livello basso al livello alto)

91 21/09/2016AUTORE: LUCA ORRU'91 Flip Flop JK con clock K J CK Q Q J e K sono gli ingressi; CKJKQ t+1 0XXQtQt Memoria 1101 1010 100QtQt 111QtQt Commutazione X identifica indifferentemente 0 o 1. Quando il clock è basso (CK=0 ), indifferentemente dal valore di J e K, l’uscita all’istante t+1 è uguale all’uscita all’istante t (stato di memoria) Simbolo logico e relativa tabella degli stati

92 21/09/2016AUTORE: LUCA ORRU'92 Flip Flop JK con clock La configurazione J=0 K=0 riporta in uscita lo stato precedente, quindi si tratta di uno stato di memoria La configurazione J=1 K=1 è ora ammessa, a differenza del FF SR, e ad ogni colpo di clock (durante il fronte di salita) commuta le uscite Q e Q al complemento dei valori precedenti Le configurazioni JK=10 e JK=01 riportano in uscita rispettivamente gli stati QQ=10 e QQ=01

93 21/09/2016AUTORE: LUCA ORRU'93 Diagramma temporale di un FF JK J Clock K Q Q JKCKQ t+1 XX0QtQt 1011 0110 001QtQt 111QtQt

94 21/09/2016AUTORE: LUCA ORRU'94 Flip Flop D Si basa su una semplificazione del FF JK Viene forzata la condizione che se J=0 allora K=1 e viceversa. Non figura mai la condizione JK=11 o JK=00. D Q Q J K ckDJKQ t+1 0xxxQtQt 11101 10010 1-00QtQt 1-11QtQt clock Condizioni che non possono verificarsi per la struttura stessa del dispositivo

95 21/09/2016AUTORE: LUCA ORRU'95 L’uscita Q del sistema assume lo stesso stato logico presente all’ingresso D e la commutazione dello stato si ha durante il fronte di salita del clock Quindi ad ogni colpo di clock viene memorizzato il valore presente sull’ingresso D Flip Flop D

96 21/09/2016AUTORE: LUCA ORRU'96 Diagramma temporale di un FF D D Clock Q Q

97 21/09/2016AUTORE: LUCA ORRU'97 Flip Flop T E’ il complementare del FF D poiché prende in considerazione solo le situazioni in cui J=K T CK Q Q J K TJKQ t+1 -101 -010 000QtQt 111QtQt JK=00 è lo stato di memoria;

98 21/09/2016AUTORE: LUCA ORRU'98 Flip Flop T se T=0 l’uscita non cambia mai pur in presenza degli impulsi di clock; se T=1 l’uscita cambia di stato ad ogni impulso di clock

99 21/09/2016AUTORE: LUCA ORRU'99 Diagramma temporale di un FF T T Clock Q Q

100 21/09/2016AUTORE: LUCA ORRU'100 Flip Flop Master Slave Sono realizzati mediante l’accoppiamento in cascata di due flip flop Il primo FF è detto master mentre il secondo è chiamato slave Nel primo FF la commutazione avviene durante il fronte di salita del clock Nel secondo FF la commutazione avviene durante il fronte di discesa del clock L’informazione immagazzinata nel primo FF viene quindi trasferita al secondo (slave) durante il fronte di discesa del clock o meglio alla fine del fronte di discesa

101 21/09/2016AUTORE: LUCA ORRU'101 Esempio di FF Master Slave FF Master Slave realizzato connettendo 2 FF JK in cascata ck K1 J1 J2 K2 Q2Q1 Q2Q1 La commutazione delle uscite si ha durante il fronte negativo del clock Quando ck=1 il Master è abilitato a commutare mentre lo Slave è disabilitato. Le variazioni su Q1 e Q1 non si propagano allo Slave. Quando CK=0 allora i valori memorizzati nel Master si propagano allo Slave Master Slave

102 21/09/2016AUTORE: LUCA ORRU'102 Diagramma temporale di un FF JK Master Slave J1 Clock K1 Q2 JKCKQ t+1 XX0QtQt 1011 0110 001QtQt 111QtQt

103 21/09/2016AUTORE: LUCA ORRU'103 L’integrato TTL 7474 I Flip Flop come le porte logiche, i decoder, gli encoder, i mux e i demux si trovano in commercio in forma integrata Di seguito è riportato l’integrato TTL 7474 che contiene due Flip Flop D che commutano durante il fronte positivo del clock Il simbolo logico contiene due rettangoli ognuno dei quali rappresenta un flip flop

104 21/09/2016AUTORE: LUCA ORRU'104 L’integrato 7474 Il FF superiore è rappresentato dal simbolo 1 (1PRE, 1CK, 1D, 1CLR, 1Q,1Q) e il FF inferiore dal simbolo 2 (2PRE, 2CK, 2D, 2CLR, 2Q,2Q) CK= ingresso di clock PRE (ingresso di preset): permette di forzare il FF allo stato 1 (settare il FF) bypassando l’ingresso D indipendentemente dal clock CLR (ingresso di clear): permette di resettare il FF (l’uscita va allo stato 0) bypassando l’ingresso D, indipendentemente dal clock Il PRE e il CLR sono collegati direttamente alle porte logiche d’uscita (bypassano gli ingressi e il clock) Non possono essere attivati contemporaneamente, anche perché ciò potrebbe danneggiare l’integrato

105 21/09/2016AUTORE: LUCA ORRU'105 L’integrato TTL 7474 FF1 FF2 1PRE 1CLR 2PRE 2CK 2D 2CLR 1CK 1D 1Q 2Q (4) (3) (2) (1) (11) (12) (13) (10) Numero del piedino dell’integrato