PixFEL PV Personale partecipante e richieste finanziarie

Presentazione sul tema: "PixFEL PV Personale partecipante e richieste finanziarie"— Transcript della presentazione:

1 PixFEL PV Personale partecipante e richieste finanziarie
PixFEL phone meeting, June 21st 2013

2 Personale NOME e COGNOME Qualifica Percentuale Daniele Comotti
Dottorando 100% Lorenzo Fabris Dottorando, Senior R&D Engineer, ORNL 50% Francesco De Canio Assegnista Marco Grassi 30% Piero Malcovati PA 20% Massimo Manghisoni (responsabile locale) RU Lodovico Ratti (responsabile nazionale) Valerio Re PO 10% Gianluca Traversi PERSONALE FULL TIME EQUIVALENT 3.7

3 Preventivo di spesa 2014 Missioni Riunioni di gruppo V 1 kEuro
Riunioni di collaborazione 2 kEuro Contatti con esperti internazionali e visite a facilities FEL 5 kEuro Consumo 2 run CMOS 65 nm 44 kEuro materiale per schede di test TOTALE 57 kEuro

4 Preventivo di spesa 2015 Missioni Riunioni di gruppo V 1 kEuro
Riunioni di collaborazione 2 kEuro Contatti con esperti internazionali e visite a facilities FEL 5 kEuro Partecipazione a conferenza Consumo matrice 32x32, CMOS 65 nm, 4.5 mm x 4.5 mm 84 kEuro materiale per schede di test TOTALE 99 kEuro

5 Preventivo di spesa 2016 Missioni Riunioni di gruppo V 1 kEuro
Riunioni di collaborazione 2 kEuro Partecipazione a teast beam (2 persone) 4 kEuro Partecipazione a conferenza Consumo 2 wafer in tecnologia CMOS 65 nm 24 kEuro Produzione di struttura di test con TSV a bassa densità 65 kEuro materiale per schede di test 5 kEuro TOTALE 103 kEuro

6 Proposta per i WP WP1: Enabling technologies – aims at investigating the technologies enabling the fabrication of advanced instrumentation for applications at FELs: homogeneous and heterogeneous vertical integration, high and low density TSVs, bump bond interconnection, slim edge pixel sensors WP2: Building blocks – aims at the design and fabrication of the building blocks needed for the development of the front-end chip: low noise, wide input range charge preamplifiers, filters, ADCs, calibration circuits, I/O stages, memories WP3: Architectures – is involved in the investigation of the available options for in chip data storage and readout, taking into particular account the burst mode and the continuous mode of operation WP4: Characterization and test beam – is concerned with the development of the test setups and the study, arrangement and coordination of the final test of the chip on a beam line