La presentazione è in caricamento. Aspetta per favore

La presentazione è in caricamento. Aspetta per favore

CDF Relazione dei referee

Presentazioni simili


Presentazione sul tema: "CDF Relazione dei referee"— Transcript della presentazione:

1 CDF Relazione dei referee
CSN1 – Giugno 2008 CDF Relazione dei referee G. Bruni, P. Giubellino, L. Lista, P. Morettini, L. Moroni, V. Vercesi

2 Situazione Generale Complimenti!
Ottime prestazioni di CDF e Tevatron (LPICCO > 3x1032 cm-2s-1) Luminosita`: Delivered: 4.2 fb-1, On Tape: 3.4 fb-1 (eCDF = 80%) Fisica: moltissimi risultati, molti con leadership italiana 26 pubblicazioni sottomesse nel 2008 50 pubblicazioni in revisione interna 60 nuovi risultati Nuovi risultati mt nei 3 canali Dmt = 1.9 GeV (1.2%) Complimenti!

3 Nota positiva

4 Upgrade del trigger calorimetrico
2007: installato il nuovo L2-CAL (fornire al L2 le informazioni dalle torri calorimetriche a risoluzione completa) Campioni di dati disponibili per i primi studi, e.g. trigger MET_JET (PI-PD-TS): - WH, ZH (H  bb) basato su pura selezione calorimetrica per eventi con bassa MET e jet soffici - Studi per abbassare i tagli nell’analisi ZH (Z nunu) (2008)  sfrutta l’HW del L2, costo ~ 0. Le 18 pulsar installate nel 2007 ricevono tutti gli eventi (anche respinti dal L1) e gli FPGA sono in grado di prelevare i dati e mandarli ad una nuova pulsar che calcola MET e SumET per L1 con la stessa precisione del L2 (10 bit/torre calorim.)

5 Updgrade di trigger di tracking
Trigger di traccia XFT: (processore che trova tracce nella - tracce  OK - tracce  limitazioni (latenza) per L > 2.5x1032 SVT: OK. Riceve ancora tracce 2D da XFT  tempo morto ad alte lumi, in via di soluzione (L.Sartori) GigaFitter  Upgrade in corso

6 GigaFitter 16 schede  1 scheda
 minore latenza (meno cavi,connettori) fit veloce di tracce in // (FPGA): > 1 fit/ns  aumento high-lumi aumento size memorie associative  aumento accettanza

7 Mezzanina con 4 connettori per ricevere i dati da fittare da 4 wedges di SVT e chip FPGA progettata e prodotta a PD (P.Catastini) Firmware FPGA in sviluppo a PI; versione preliminare disponibile per 1 wedge Test di connettivita` schedina su Pulsar (PI)  OK In programma: testare il fit di combinazioni di hits Autunno: test a FNAL sui dati della scheda completa di 4 mezzanine Stato e programma

8 Calcolo Continua l’uso intenso delle risorse grid , gLite funziona.
Grande quantita` di analisi, le risorse sono sufficienti per quest’anno. Solite incertezze legate alla incerta partenza di LHC. Presentate le richieste per il 2009, in linea con quanto previsto. Ne riparliamo a settembre.

9 Milestones 100% 95% 90% (ichep) 60% 100% (risoluz. 14%)

10 Richieste Finanziarie

11 } CA: sblocco SJ Richiesto lo sblocco di 20 k€ (SJ su PD)
Upgrade L1 (2 k€) Produzione/montaggio 4 mezzanine + piccole spese accessorie PCB } 15 k€ PISA  OK 5 k€ PADOVA  OK

12 ME: sblocco SJ OK

13 Richieste Addizionali
Variazione FTE: PD +1, PI +2 Richieste integrazioni MI e CONS PI PD MI CONS Dotazioni - rivediamo a settembre

14 Richieste addizionali
PD Shift remoti di CO (controllo di plot) Come fu fatto a PI Richiesta: 5 k€ INV (PC, telecamere, schermi, casse)  OK: 3 k€


Scaricare ppt "CDF Relazione dei referee"

Presentazioni simili


Annunci Google