Il comparatore a due bit

Presentazione sul tema: "Il comparatore a due bit"— Transcript della presentazione:

1 Il comparatore a due bit
Logica combinatoria: Il comparatore a due bit

2 Premessa L’unità didattica si inserisce in un modulo sui circuiti combinatori. L’argomento dei circuiti combinatori può essere trattato in una terza classe di un Istituto Tecnico Industriale indirizzo Elettronica e telecomunicazioni. La collocazione temporale dell’unità didattica potrebbe essere nei mesi di gennaio/febbraio

3 Prerequisiti Sistemi di numerazione Algebra di Boole
Funzioni logiche fondamentali Porte logiche Famiglie logiche

4 Obiettivi generali Progettare e realizzare un circuito combinatorio utilizzando porte logiche Riconosce i parametri statici delle porte utilizzate Simboli, funzioni combinatorie e tavole di verità

5 sistemi logici digitali
Il primo passo per la creazione di un sistema logico digitale è quello di esprimere numeri e lettere mediante simboli binari, ovvero mediante due soli stati, associati ai simboli «0» ed «1». Il secondo passo è quello di definire una logica, ossia un insieme di regole che governano la manipolazione dei simboli.

6 Un sistema logico è un sistema in cui vengono effettuate operazioni logiche.
I circuiti che eseguono operazioni sui dati binari vengono definiti sistemi logici digitali in quanto i simboli utilizzati nei sistemi elettronici sono stati codificati in forma binaria (o digitale).

7 Sistemi di codifica a base binaria
La codifica è un metodo che consente di rappresentare singolarmente gli elementi di un insieme di grandezze, mediante dei simboli. Il caso di codifica di uso più comune è costituito dalle lettere dell'alfabeto (simboli) che, pur essendo comuni a molte lingue, vanno a costituire, in ciascuna di esse, codici diversi (parole) che sono alla base di ogni lingua.

8 Sistemi di codifica a base binaria (1)
Altro esempio di simboli di uso comune sono le cifre che, opportunamente combinate, vanno a costituire, nei vari sistemi di numerazione, i numeri. Come noto, è possibile, mediante opportune combinazioni di cifre, rappresentare, in ogni sistema di numerazione, infiniti numeri. Osserviamo che i singoli simboli o le loro combinazioni, consentono di codificare gli elementi dell'insieme di grandezze che si vuole identificare, in modo biunivoco, tale cioè che ogni elemento abbia la sua indicazione e che questa sia diversa da quella di ogni altro.

9 Esempi di codifica a base binaria
Alcuni dei principali Sistemi di codifica a base binaria sono: Il codice BCD (Binary Coded Decimal – codifica binaria del sistema decimale) Il codice Gray Il codice ASCII Il codice EBCDIC (Extended Binary Coded Decimal Interchange Code)

10 sistemi logici sistemi logici combinatori; sistemi logici sequenziali;
I sistemi logici digitali possono essere suddivisi in tre tipi fondamentali: sistemi logici combinatori; sistemi logici sequenziali; sistemi di memoria.

11 Sistemi combinatori (1)
a) Sistemi combinatori. Un sistema è di tipo combinatorio quando gode della seguente proprietà: i dati d'uscita sono, in ogni istante, funzioni logiche del valore assunto, in quell'istante, dai dati d'ingresso.

12 Sistemi combinatori (2)
Definendo I l'insieme degli ingressi ed U quello delle uscite, la relazione che lega, in ogni istante, ingressi ed uscite, è: U= f (I) e viene detta funzione logica o funzione di commutazione del sistema.

13 Le funzioni di commutazione.
Le funzioni di commutazione rappresentano i legami logici tra gli ingressi e le uscite di un sistema, nella forma: U= f (I) con: U l'insieme delle variabili d'uscita (variabili dipendenti), espresse in forma binaria; I l'insieme delle variabili d'ingresso (variabili indipendenti), espresse anch'esse in forma binaria; f il legame funzionale tra variabili d'ingresso e d'uscita.

14 Algebra di Boole (1) Per determinare il modo con cui debbano essere collegate tra loro le porte logiche al fine di realizzare le funzioni di commutazione dei sistemi, esiste una serie di regole, che viene definita Algebra di Boole.

15 Algebra di Boole (2) L'algebra di Boole (George Boole , matematico e logico inglese) è un insieme di regole che consentono di analizzare proposizioni rappresentandole mediante simboli. Tali proposizioni sono affermazioni formulate in modo da poter essere dichiarate solo vere o solo false (logica binaria).

16 Algebra di Boole (3) NON (NOT) : negazione; E (AND) : prodotto logico;
Le proposizioni, espresse mediante simboli, possono essere legate tra loro con tre locuzioni (operatori fondamentali): NON (NOT) : negazione; E (AND) : prodotto logico; O (OR) : somma logica.

17 Algebra di Boole (4) Ossia
tutte le variabili, dipendenti o indipendenti, di un sistema logico hanno due soli valori possibili: 0 (falso) ed 1 (vero). Tali variabili risultano legate tra loro unicamente mediante i tre operatori fondamentali NOT, AND, OR.

18 La negazione NOT. Si indica con un trattino sovrapposto al simbolo della variabile di cui si intende esprimere la negazione ed indica lo stato opposto a quello attuale della variabile stessa, cioè: la negazione di zero è uno; la negazione di uno è zero.

19 Il prodotto logico AND. È una operazione che prevede almeno due variabili indipendenti; si indica con il punto della moltiplicazione (•), tra i simboli delle variabili ed ha la seguente definizione: il prodotto logico tra due o più variabili ha sempre valore zero, tranne quando tutte le variabili assumono valore uno, nel qual caso il prodotto logico diviene uno.

20 La somma logica OR. È una operazione che prevede almeno due variabili indipendenti; si indica con il segno della addizione (+) tra i simboli delle variabili ed ha la seguente definizione: La somma logica tra due o più variabili ha sempre valore uno, tranne quando tutte le variabili assumono contemporaneamente valore zero, nel qual caso la somma logica diviene zero.

21 Problema logico Definiamo problema logico una serie di proposizioni rappresentabili mediante simboli. Il nostro obiettivo è proporre un problema logico che possa essere risolto mediante un sistema combinatorio.

22 Vediamo i metodi che consentono di passare dalla formulazione di un problema logico di tipo combinatorio, alla sua soluzione per mezzo di un circuito costituito da porte logiche elementari che realizzano il legame funzionale desiderato tra le grandezze applicate all'ingresso e quelle ottenute all'uscita.

23 Dall’enunciato 1 - dall'enunciato del problema, si individuano le variabili d'ingresso, rappresentandole mediante simboli che possono assumere due soli stati: diretto e negato. Analogamente, si individuano le variabili d'uscita, che possono anch'esse assumere i due soli stati diretto e negato.

24 Alla tabella di verità 2 - Si formula la tabella di verità, rappresentando dapprima tutte le possibili combinazioni delle variabili d'ingresso che sono: 2n, dove n rappresenta il numero di variabili d'ingresso.

25 tabella di verità In corrispondenza di ciascuna delle combinazioni delle variabili d'ingresso, si rappresenta lo stato richiesto per le uscite, identificando con “1” la condizione per cui l'uscita soddisfa il problema proposto (condizione vera) e con “0” quella in cui non lo soddisfa (condizione falsa).

26 Dalla tabella di verità alle funzioni di commutazione
3 - Dalla tabella di verità si ricavano tante funzioni di commutazione quante sono le variabili d'uscita. Mediante le regole dell'algebra di Boole, l’uso di programmi di simulazione o le mappe di Karnaugh, si semplificano le funzioni di commutazione allo scopo di minimizzare il numero di operatori necessari per realizzare lo schema logico, oppure di ottimizzare l'impiego di porte logiche commerciali.

27 Dalle funzioni di commutazione allo schema logico
4 - Dalle funzioni di commutazione ottimizzate si passa infine allo schema logico che, realizzato mediante porte di tipo elettronico, permette di simulare il problema e la sua soluzione in forma di livelli di segnale elettrico: i livelli più consueti sono: 0 V per lo “0» e 5 V per l'A » detta ‹‹logica positiva».

28 PROVA DI LABORATORIO Oggetto della prova; Componenti utilizzati;
Procedimento di misura effettuato; Tabelle e grafici; Conclusioni.

29 Il comparatore Il comparatore è un dispositivo digitale la cui funzione fondamentale è quella di confrontare due numeri, o più in generale due parole digitali, A e B, segnalando se sono uguali attivando l’uscita opportuna. Spesso, come anche nel nostro caso, oltre che la segnalazione di uguaglianza o identità si richiede anche la presenza di un'uscita supplementare (A > B), che diventi attiva quando il dato A è maggiore del dato B, accompagnata eventualmente da un'uscita che si attivi quando A <B.

30 Oggetto della prova Verificare che il circuito si comporta come un comparatore digitale ad un bit con uscite in logica negativa. Per fare questa verifica abbiamo applicato in successione le quattro possibili combinazioni degli ingressi A e B e tramite l’accensione dei LED abbiamo controllato la tabella di verità Poiché i LED sono anch’essi montati in logica negata, il verificarsi di una data condizione è segnalato dall’accensione del relativo LED.

31 Componenti utilizzati
I componenti utilizzati nella prova sono: - IC 74LS00; - Resistore R di resistenza R = 330 Ω; - Resistore R1 di resistenza R = 10 KΩ; - DL1-2-3 diodi LED.

32 Stato LED A B Y1 Y2 Y3 Spento Giallo 1 Rosso Verde

33 Funzioni di commutazione
Ricorrendo alla seconda forma canonica (Maxtermini) ottengo le funzioni di commutazione Y1 ed Y3 Per ottenere la Y2 posso indifferentemente ricorrere alla prima o alla seconda forma canonica Nota bene Le due forme canoniche sono del tutto equivalenti, il ricorso all’una o all’altra dipende dal numero di uni o di zeri presenti nella tabella di verità.

34 Funzioni di commutazione

35 Comparatore a due bit

36 Schema elettrico A>B A=B A<B Vcc=+5V DL1 DL2 DL3
Vcc : pin 14 , GND : pin 7 R R R A B C 4 A>B Y1 6 5 R1 7400 A 9 A=B 1 8 Y2 3 IC 10 Vcc 2 7400 7400 D R1 B 12 A<B 11 Y3 13 7400

37 Tabella da verificare A B Y1 ( A > B) DL1 Y2 (A = B) DL2
0 0 SPENTO (1) ACCESO (0) 0 1 1

38 Funzioni svolte Y1 = A * B ; Y2 = A * B + A * B Ex-or; Y3 = A * B

39 Conclusioni Si è notato che alternando lo stato degli interruttori secondo le quattro possibili combinazioni, i LED funzio-navano secondo la tabella precedente da verificare.

40 Appendice La logica positiva Codifiche Proprietà algebra di Boole
Famiglie logiche Le mappe di Karnaugh Le forme canoniche

41 Appendice (1) La famiglia LS Data sheets

42 Logica positiva e logica negativa
I livelli alto e basso di un segnale binario possono essere convenzionalmente associati a due termini antitetici qualsiasi, come si e no, vero e falso, aperto e chiuso, ecc. In elettronica si rivela particolarmente utile la notazione che fa corrispondere ai due livelli i valori logici 1 e 0. Logica positiva. In questo caso si assegna 1 al livello alto e 0 a quello basso. Logica negativa. In questo caso si assegna 1 al livello basso e 0 a quello alto.

43 Logica positiva e logica negativa

44 Codice BCD (8421)

45 Il codice Gray Codice Gray

46 Il codice ASCII

47 Il codice EBCDIC

48 Appendice Le regole dell’algebra di Boole (0)
Dai legami risultano nuove proposizioni che a loro volta possono essere solo vere o solo false. Il metodo di trasposizione delle proposizioni logiche in equazioni algebriche è associato a una serie di regole (algoritmi) che consentono la soluzione di dette equazioni, onde determinare la verità o falsità del complesso delle proposizioni.

49 Appendice Le regole dell’algebra di Boole (1)
Il principio di dualità. le proprietà ed i teoremi della somma logica si possono ricavare da quelle del prodotto logico, sostituendo, ove ricorra, allo «0» l'«1» ed al segno di AND (•), quello di OR (+). Ovviamente è vero anche il viceversa.

50 Appendice Le regole dell’algebra di Boole (2)
Operazioni logiche sulle costanti

51 Appendice Le regole dell’algebra di Boole (3)
Proprietà delle operazioni logiche ad una variabile

52 Appendice Le regole dell’algebra di Boole (4)
Proprietà delle operazioni logiche ad una variabile

53 Appendice Le regole dell’algebra di Boole (5)
Proprietà delle operazioni logiche ad una variabile

54 Proprietà delle operazioni logiche a due o più variabili
Appendice Le regole dell’algebra di Boole (6) Proprietà delle operazioni logiche a due o più variabili

55 Appendice Le regole dell’algebra di Boole (7)

56 Appendice Le regole dell’algebra di Boole (8)
Teoremi di De Morgan. 1 ° - Il negato di un prodotto logico è uguale alla somma logica dei negati dei singoli fattori. 2 ° - La negazione di una somma logica è uguale al prodotto logico dei negati dei singoli addendi.

57 Sottofamiglia 54/74Lxxx - Low power.
In questa famiglia viene ridotto l'assorbi-mento di potenza (Low power = bassa potenza) aumentando, rispetto agli standard, i valori delle resistenze interne delle porte. A minori consumi corrisponderà tuttavia un maggior tempo di propagazione, in quanto le costanti di tempo dei circuiti aumentano di valore.

58 Sottofamiglia 54/74Sxxx - Schottky.
L'obiettivo della sottofamiglia è una riduzione ulteriore dei tempi di propagazione. Tale finalità viene realizzata introducendo notevoli modifiche tecnologiche alla struttura delle porte; in particolare, si fa uso di una giunzione metallo-semiconduttore, detta diodo Schottky, che riduce i tempi di commutazione, in quanto evita che i BJT delle porte vadano in saturazione totale.

59 Sottofamiglia 54/74 LSxxx - Low power Schottky.
In questa sottofamiglia si ricorre ai diodi Schottky per la riduzione del tempo di propagazione e si aumentano le resistenze, per ridurre l'assorbimento di potenza. Si ottiene pertanto un tempo di propagazione pressoché eguale a quello della standard, ma viene ridotta notevolmente la potenza assorbita. La sottofamiglia LS è attualmente commercializzata in sostituzione della standard ed è la sottofamiglia TTL più commercializzata.

60 Sottofamiglia 54/74 ALSxxx Advanced Low power Schottky.
La sottofamiglia ALS, di tipo avanzato, è relativa-mente poco diffusa, è reperibile soltanto nei cataloghi di alcuni costruttori e permette di migliorare le caratteristiche della LS, precisamente: riduce il tempo di propagazione; riduce l'assorbimento di potenza e, di conseguenza, il prodotto velocità-potenza.

61 Sottofamiglia 54/74Fxxx - FAST (Fairchild Advanced Schottky TTL).
Questa sottofamiglia viene commercializ-zata anche da altri costruttori oltre la Fairchild e rappresenta un buon compromesso, in quanto permette di raggiungere un tempo di propagazione molto basso con un consumo contenuto.

62 Sottofamiglia 54/74 ASxxx - Advanced Schottky
Rappresenta la soluzione più veloce nel campo delle logiche TTL

63 Sottofamiglia 74Cxxx. È la prima delle sottofamiglie ed è stata realizzata dalla National Semiconductor. La compatibilita è relativa soltanto alle funzioni logiche ed alla zoccolatura, mentre risultano diversi: alimentazioni; fan-out; livelli di segnale; tempi di propagazione.

64 Sottofamiglia 54/74 Hxxx –High speed
In questa famiglia è stata ottimizzata la velocità di commutazione (High speed = alta velocita), riducendo il tempo di propagazione. Per ridurre la velocità di commutazione si è ricorso a resistenze integrate all'interno dei circuiti di valore più basso. Questo ha portato a chip di dimensioni minori, aventi pertanto capacità interne minori e costanti di tempo (che dipendono dal prodotto resistenza-capacità) del circuito più piccole. La riduzione delle resistenze comporta tuttavia un maggior assorbimento di corrente, con conseguente aumento della potenza dissipata dal componente.

65 Sottofamiglia 54/74ACxxx (high speed CMOS).
La riduzione della lunghezza del gate a 1,5 μm ha reso possibile realizzare circuiti integrati di tipo unipolare, in grado di operare con frequenze massime uguali a quelle delle più veloci sottofamiglie bipolari (FAST e AS)

66 Sottofamiglia 54/74HCTxxx (High speed) (1)
Le lettere contenute nella sigla di queste sottofamiglie significano rispettivamente: HCT: Hi speed CMOS TTL, cioè CMOS ad alta velocità compatibili TTL. In particolare la sottofamiglia rappresenta una delle soluzioni più avanzate nell'obiettivo della sostituzione ai TTL; in effetti, presenta gli aspetti positivi dei CMOS uniti a quelli dei TTL del tipo LS:

67 Sottofamiglia 54/74HCTxxx (High speed) (2)
la velocità di commutazione è analoga quella dei TTL (LS); l'assorbimento di potenza in regime statico è trascurabile come nei CMOS; la corrente assorbita dagli ingressi è trascurabile come nei CMOS;

68 Sottofamiglia 54/74HCTxxx (High speed) (3)
la possibilità di fornire corrente d'uscita ad un carico è analoga a quella dei componenti TTL. Rispetto ai CMOS in tecnologia metal-gate la corrente è 10 volte maggiore la tensione di alimentazione Vcc = 5 V 10% (come per i TTL versione militare cioè 54xxx).

69 Sottofamiglia 54/74HCTxxx (High speed) (4)
La doppia sigla 54/74 indica che esiste versione militare e quella industriale. In particolare, la distinzione è relativa al campo di temperatura e precisamente: serie 54: la temperatura di lavoro copre campo -55 ÷ +125 °C; serie 74: la temperatura di lavoro copre campo -40 ÷ +85 °C.

70 Sottofamiglia 54/74HCxxx (High speed).
Le lettere contenute nella sigla significano rispettivamente: HC: High speed CMOS cioè CMOS ad alta velocità. Questi CMOS vengono anche indicali con HS C2MOS. Questa sottofamiglia differisce dalla precedente (HCT) solo in alcuni parametri che sono: la tensione di alimentazione, i livelli logici e la caratteristica di trasferimento. Tensione di alimentazione: Questi componenti possono operare in un campo di tensione di alimentazione: VDD =(2÷6) V; Livelli logici. coincidono con quelli della famiglia tradizionale CMOS

71 54/74ACTxxx (Advanced high speed CMOS).
Tecnologia costruttiva dei circuiti integrati con lunghezza del gate a 0,8 μm. Le conseguenze sono state: aumento delle velocità riduzione delle potenze dissipate.

72 Le mappe di Karnaugh Uno degli obiettivi principali per cui si applica l'algebra di Boole alle funzioni di commutazione, è dato dalla necessità di rendere minimo il numero di componenti impiegati nello schema logico che realizza la funzione di commutazione stessa. Non sempre l'algebra di Boole consente di giungere in modo semplice alla minimizzazione della funzione di commutazione e, anche dopo molti passaggi, non si è del tutto certi che la forma raggiunta sia quella più semplificata.

73 Le mappe di Karnaugh (2) Nel 1953 M. Karnaugh individuò un metodo grafico per la minimizzazione delle funzioni logiche, che offre la certezza di ottenere uno schema logico nella forma più semplificata possibile. Il metodo di Karnaugh, pur procedendo per via grafica (mappa di Karnaugh), fa, naturalmente, uso dei principi fondamentali dell'algebra di Boole e, in particolare, è basato sulla eguaglianza:

74 Le mappe di Karnaugh (3) Come si è già osservato più volte, la precedente eguaglianza consente di ridurre il numero delle variabili, se una di queste è presente allo stato diretto e a quello negato, in due termini che abbiano gli altri fattori tra loro eguali.

75 Le mappe di Karnaugh (4) Mappa di Karnaugh a 4 variabili

76 Esempio

77 Famiglie logiche

78 Le forme canoniche. Si definiscono forme canoniche le funzioni di commutazione ottenibili dalla tabella di verità. Esistono due forme canoniche fondamentali. 1° e 2°

79 Prima forma canonica La prima forma canonica discende dal fatto che nella tabella di verità si indicano con lo stato logico «1» i valori della uscita che soddisfano il problema proposto e con «0» quelli che non lo soddisfano.

80 Prima forma canonica (2)
Pertanto, in una tabella di verità, l'uscita richiesta si ottiene tutte le volte che la variabile d'uscita assume valore «1» e quindi la funzione di commutazione rappresenterà l'insieme somma (logica) di tutte le condizioni per cui l'uscita soddisfa il problema proposto.

81 Prima forma canonica (3)
la funzione di commutazione espressa mediante la prima forma canonica è formata dalla somma di tanti prodotti quanti sono gli stati degli ingressi che danno luogo ad uscita «1 ».

82 Prima forma canonica (4)
ciascuno di tali prodotti, detto mintermine, ha come fattori i simboli delle variabili d'ingresso che sono allo stato «1» ed i negati di quelle che sono allo stato “0».

83 Esempio

84 Seconda forma canonica.
La seconda forma canonica, di uso meno frequente della precedente, può essere definita nel seguente modo:

85 Seconda forma canonica (2)
la funzione di commutazione è costituita dal prodotto di tanti fattori quanti sono gli stati degli ingressi che danno luogo ad uscita “0”; ciascuno di tali fattori, detto maxtermine, è formato dalla somma logica dei simboli delle variabili d'ingresso che sono allo stato “0” e dei negati di quelle che sono allo stato “1”.

86 Esempio

87 Famiglia LS 74LS00 Quad 2-input NAND Gate
74LS01 Quad 2-input NAND Gate (OC) 74LS02 Quad 2-input NOR Gate 74LS03 Quad 2-input NAND Gate 74LS04 Hex Inverter 74LS05 Hex Inverter (Open Collector) 74LS06 Hex Inverter Buffer/Driver (Open Coll.) 74LS07 Hex Buffer/Driver (Open Collector) 74LS08 Quad 2-input AND Gate 74LS09 Quad 2-input AND Gate (Open Collector) 74LS10 Triple 3-input NAND Gate 74LS11 Triple 3-input AND Gate 74LS14 Hex Inverter Schmitt Trigger 74LS20 Dual 4-input NAND Gate

88 74LS21 Dual 4-input AND Gate 74LS27 Triple 3-input NOR Gate 74LS30 8-input NAND Gate 74LS32 Quad 2-input OR Gate 74LS37 Quad 2-input NAND Buffer 74LS38 Quad 2-input NAND Buffer (Open Coll.) 74LS42 BCD to Decimal Decoder 74LS47 BCD to 7-seg. Decoder/Driver (Open Coll.) 74LS48 BCD to 7-seg. Decoder/Driver 74LS51 Dual 2-wide 2-input AND/OR Inv. Gate 74LS54 Quad 2-input AND/OR Inverter Gate 74LS73 Dual JK Flip-Flop with Clear74LS74Dual D Flip-Flop 74LS75 4-bit Bi-stable Latch 74LS76 Dual JK Flip-Flop with Preset and Clear 74LS83 4-bit Binary Full Adder 74LS85 4-bit Magnitude Comparator 74LS86 Quad EXCLUSIVE-OR Gate74LS90Decade Counter

89 74LS92 Divide-by-12 Counter 74LS93 4-bit Binary Counter 74LS95 4-bit Parallel-access Shift Register 74LS107 Dual J-K Flip-flop with Clear 74LS109 Dual J-K Positive Edge-triggered Flip-flop 74LS112 Dual J-K Negative Edge-triggered Flip-flop 74LS122 Retrigerable Mono Multi. Comm Clock 74LS123 Dual Mono Multi. With Clear 74LS125 Quad Bus Buffer Negative Enable Tri-State 74LS126 Quad Bus Buffer Tri-State 74LS132 Quad 2-input NAND Schmitt Trigger 74LS136 Quad EXCLUSIVE-OR Gate (O.C.) 74LS138 3 to 8 Decoder/Demultiplexer 74LS139 2 to 4 Decoder/Demultiplexer 74LS145 BCD-to-decimal Decoder/Driver 74LS to 4 Priority Encoder

90 74LS148 8 to 3 Priority Encoder 74LS151 8-input Multiplexer 74LS153 Dual 4 to 1 Selector/Multiplexer 74LS154 4 to 16 Line Decoder/Demultiplexer 74LS155 Dual 2/4 Demultiplexer 74LS156 Dual 2/4 Demultiplexer (Open Collector) 74LS157 Quad 2/1 Data Selector 74LS158 Quad 2/1 Multiplexer Inverter 74LS160 Decade Counter with Asynch. Clear 74LS161 Synch 4-bit Counter 74LS163 Fully Synch. 4-bit Counter 74LS164 8-bit Serial Shift Register 74LS165 8-bit Serial Shift Register, Parallel Load 74LS166 8-bit Shift Register, Parallel Load 74LS169 Synchronous Binary Up/Down Counter 74LS173 4-bit D-type Reg. Tri-state 74LS174 Hex D Flip-Flop with Clear

91 74LS181 Arithmetic Logic Unit/Function Generator
74LS190 Up/Down Decade Counter 74LS191 Up/Down Binary Counter 74LS192 Decade Up/Down Counter with Clear 74LS193 Binary Up/Down Counter with Clear 74LS194 4-bit Bi-directional Shift Register 74LS195 4-bit Parallel-Access Shift Register 74LS221 Dual Mono. Multivibrator Schmitt Trigger 74LS240 Octal Inverter Line Driver Tri-State 74LS241 Octal Bus/Line Driver Tri-State 74LS243 Quad Transceiver Tri-State 74LS244 Octal Driver Tri-State 74LS245 Octal Bus Transceiver Tri-State 74LS247 BCD to 7-Segment Decoder/Driver 74LS251 8-Channel Multiplexer Tri-State 74LS253 Dual 4 to 1 Multiplexer Tri-State

92 74LS257 Quad 2-Input Multiplexer Tri-State
74LS259 8-Bit Addressable Latch 74LS266 Quad EXCLUSIVE-NOR Gate 74LS273 Octal D-type Flip-Flop with Clear 74LS279 Quad Set-Reset Latches 74LS283 4-bit Binary Full Add with Fast Carry 74LS299 8-bit Universal Shift/Storage Register 74LS365 Hex Buffer with Logical OR Tri-State 74LS367 Hex Buffer Tri-State 74LS368 Hex Inverter Tri-State 74LS373 Octal D Flip-Flop Tri-State 74LS374 Octal D F/F Edge-triggered Tri-State 74LS377 Octal D Register Common Enable 74LS390 Dual 4-bit Decade Counter 74LS393 Dual 4-bit Binary Counter 74LS540 Octal Inverter Buffer/Line Driv. Tri-State

93 74LS541 Octal Buffer/Line Driver Tri-State
74LS573 Octal D-type F/F Latch Tri-State 74LS574 Octal D-type F/F Edge-Trigg. Tri-State 74LS590 8-bit Binary Counter w/o Reg. Tri-State 74LS5958-bit Serial-to-Parallel Shift Reg. Tri-State 74LS640 Octal Inverting Bus Transceiver Tri-State 74LS645 Octal Bus Transceiver Tri-State 74LS688 8-bit Magnitude Comparator

94 Interfacciamento LED Come risulta evidente dai datasheet che seguono, mentre la famiglia HC è in grado di pilotare un led in entrambe le configurazioni, nelle famiglie TTL la corrente di source, cioè la corrente di uscita a livello logico alto (IOH = -0,4mA) è assolutamente insufficiente.

95 Interfacciamento LED (1)
Ricordiamo che questi diodi emettono radiazione luminosa nello spettro visibile e nell’infrarosso e che per ottenere una emissione luminosa con buona visibilità devono essere percorsi da una corrente di intensità variabile tra 5 mA e i 20 mA. Ricordiamo ancora che la caduta di tensione diretta ai capi del diodo è decisamente superiore a quella dei diodi normali ed è dell’ ordine di1,6÷2,2 V.

96 Interfacciamento

97 LS00

98 LS00

99 Famiglia HC e HCT

100 HC -HCT

101

102

103 Sistemi sequenziali (1)
b) Sistemi sequenziali. È sequenziale un sistema logico nel quale lo stato delle uscite non dipende, in un istante, solo dallo stato degli ingressi in quell'istante, ma anche dallo stato precedente degli ingressi stessi.

104 Sistemi sequenziali (2)
Questo in altri termini significa che una certa combinazione degli ingressi può dar luogo a uscite diverse, in quanto lo stato degli ingressi negli istanti che hanno preceduto la applicazione di quella combinazione era diverso. Un esempio può essere costituito da un circuito di accumulo, ovvero tale che introducendovi un dato numerico, fornisca all'uscita la somma del dato d'ingresso con quello che era il suo contenuto precedente.

105 Sistemi di memoria c) Sistemi di memoria. Un sistema di memoria assolve due compiti fondamentali: immagazzina al suo interno dati in forma digitale (fase di scrittura). fornisce all'esterno dati immagazzinati (fase di lettura).

106 Sistemi di memoria (1) La divisione tra i tre tipi di sistemi logici è puramente formale, in effetti, un sistema combinatorio può divenire sequenziale, mediante l'impiego di opportune memorie ed uno schema logico può essere costituito indifferentemente dall'insieme di circuiti combinatori, sequenziali e di memoria. In più tutti i sistemi logici risultano realizzati mediante l'insieme di componenti di base definiti porte logiche.